公开(公告)号：CN1716443B

公开(公告)日：2010-06-09

申请号：CN200510078607.2

申请日：2005-06-20

Applicant: 尔必达存储器股份有限公司

Inventor： 伊藤丰 ,  武内茂雄

IPC: G11C11/401 ,  G11C11/406

CPC classification number: G06F11/1044

Abstract: 一种半导体存储装置，其具备：具有数据区域和检验码区域的存储器阵列；在数据保持状态中，控制刷新动作的刷新控制机构；将数据区域规定位列作为处理单元，进行编码运算生成检验码，并使用检验码进行译码运算，对数据进行误码检测修正的运算机构；作为转移到数据保持状态时的编码处理，控制对存储器阵列相互垂直的第1方向和第2方向，根据第1方向位列生成第1编码，根据第2方向位列生成的第2编码，分别可以区别地写入检验码区域的编码控制机构；作为结束数据保持状态时的译码处理，第1编码的第1位误码修正，第2编码的第2位误码修正，在运算机构交替执行，至少分别执行第1位误码修正和第2位误码修正2次以上的译码控制机构。

公开(公告)号：CN1716443A

公开(公告)日：2006-01-04

申请号：CN200510078607.2

申请日：2005-06-20

Applicant: 尔必达存储器股份有限公司

Inventor： 伊藤丰 ,  武内茂雄

IPC: G11C11/401 ,  G11C11/406

CPC classification number: G06F11/1044

Abstract: 一种半导体存储装置，其具备：具有数据区域和检验码区域的存储器阵列；在数据保持状态中，控制刷新动作的刷新控制机构；将数据区域规定位列作为处理单元，进行编码运算生成检验码，并使用检验码进行译码运算，对数据进行误码检测修正的运算机构；作为转移到数据保持状态时的编码处理，控制对存储器阵列相互垂直的第1方向和第2方向，根据第1方向位列生成第1编码，根据第2方向位列生成的第2编码，分别可以区別地写入检验码区域的编码控制机构；作为结束数据保持状态时的译码处理，第1编码的第1位误码修正，第2编码的第2位误码修正，在运算机构交替执行，至少分别执行第1位误码修正和第2位误码修正2次以上的译码控制机构。