公开(公告)号：CN103715253A

公开(公告)日：2014-04-09

申请号：CN201310459388.7

申请日：2013-09-26

Applicant: 富士通株式会社 ,  富士通半导体股份有限公司

Inventor： 吉川俊英 ,  温井健司

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/42316 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7787

Abstract: 提供一种化合物半导体器件和其制造方法。化合物半导体器件包括：化合物半导体层；以及形成在化合物半导体层上方的栅电极；以及形成在化合物半导体层上的栅电极两侧上的源电极和漏电极，其中源电极在与化合物半导体层的接触表面中具有沿着转移电子的多个底部表面，并且多个底部表面位于距转移电子不同距离处，越接近栅电极的底部表面越远离转移电子。

公开(公告)号：CN103715084A

公开(公告)日：2014-04-09

申请号：CN201310369745.0

申请日：2013-08-22

Applicant: 富士通株式会社 ,  富士通半导体股份有限公司

Inventor： 山田敦史 ,  温井健司

IPC: H01L21/331 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/42372 ,  H01L29/66431 ,  H01L29/778 ,  H01L29/7787

Abstract: 本发明涉及制造半导体器件的方法和半导体器件。制造半导体器件的方法包括:在衬底上依次层叠并形成电子渡越层、电子供给层、蚀刻停止层以及p型膜，该p型膜由包含Al的掺杂有实现p型的杂质元素的氮化物半导体材料形成，该蚀刻停止层由包含GaN的材料形成;通过干法蚀刻来移除在除待形成栅电极的区域以外的区域中的p型膜，以在待形成栅电极的区域中形成p型层，在观察到干法蚀刻中的等离子体发射时进行干法蚀刻，在干法蚀刻开始之后且没有观察到源自Al的等离子体发射时停止干法蚀刻;以及在p型层上形成栅电极。

公开(公告)号：CN102237405A

公开(公告)日：2011-11-09

申请号：CN201110122187.9

申请日：2011-05-06

Applicant: 富士通半导体股份有限公司

Inventor： 秋山深一 ,  温井健司 ,  加藤睦 ,  渡边芳孝 ,  伊藤哲也 ,  藤泽洋一 ,  佐藤俊哉 ,  细田勉 ,  佐藤勇一

IPC: H01L29/778 ,  H01L29/201 ,  H01L29/40 ,  H01L21/335 ,  H01L21/28

CPC classification number: H01L29/778 ,  H01L21/324 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7787

Abstract: 复合半导体器件，其包括：基板；形成在基板上的复合半导体层；形成在复合半导体层上的第一绝缘膜；形成在第一绝缘膜上的第二绝缘膜；以及各自形成在复合半导体层上的栅极、源极和漏极，其中栅极由经由至少栅绝缘层填充有第一导电材料的第一开口形成，且第一开口形成在第一绝缘膜中且被配置，使部分地露出复合半导体层，并且其中源极和漏极由填充有至少第二导电材料的一对第二开口形成，且第二开口形成在至少第二绝缘膜和第一绝缘膜中并被配置，使部分地露出复合半导体层。