公开(公告)号：CN101326632B

公开(公告)日：2012-02-15

申请号：CN200580052286.7

申请日：2005-12-12

Applicant: 富士通半导体股份有限公司

Inventor： 浅野正义 ,  铃木嘉之 ,  伊藤哲也 ,  和田一

IPC: H01L21/8242 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/06 ,  H01L27/092 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L29/66181 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1052 ,  H01L27/10829 ,  H01L27/1087 ,  H01L27/10894 ,  H01L29/945

Abstract: 在半导体器件的制造方法中，在半导体衬底(11)上形成元件分离用沟槽(14)；在半导体衬底的整个面上，中间隔着绝缘薄膜(12、72)形成具有不能完全填埋所述沟槽的厚度的第一多晶硅膜(15a、35a)；以杂质不穿透衬底表面的能量，向所述第一多晶硅膜的规定部位注入杂质；在所述第一多晶硅膜上形成第二多晶硅膜(15b、35b)，所述第二多晶硅膜(15b、35b)具有确保晶体管的工作所需膜厚的厚度；将所述第一及第二多晶硅膜加工成规定形状，并同时形成沟槽电容器用单元板电极(16、46)和晶体管的栅电极(17、47、49n、49p)。

公开(公告)号：CN101266975B

公开(公告)日：2011-04-06

申请号：CN200810086170.0

申请日：2008-03-17

Applicant: 富士通半导体股份有限公司

Inventor： 伊藤哲也

IPC: H01L27/06 ,  H01L27/105 ,  H01L27/112 ,  H01L21/822 ,  H01L21/8239 ,  H01L21/8246

CPC classification number: H01L27/10894 ,  H01L27/0207 ,  H01L27/1085

Abstract: 本发明公开了一种半导体器件和制造半导体器件的方法，该半导体器件包括：硅衬底，在单元区中设置有多个单元有源区；元件隔离槽，形成在所述硅衬底中多个单元有源区的任何两个单元有源区之间的部分中；电容器电介质膜，形成在所述元件隔离槽中；电容器上电极，形成在所述电容器电介质膜上，与所述硅衬底以及所述电容器电介质膜一起构成电容器。所述半导体器件的特征在于，在所述硅衬底中所述单元区旁边设置有虚置有源区。

公开(公告)号：CN102237405A

公开(公告)日：2011-11-09

申请号：CN201110122187.9

申请日：2011-05-06

Applicant: 富士通半导体股份有限公司

Inventor： 秋山深一 ,  温井健司 ,  加藤睦 ,  渡边芳孝 ,  伊藤哲也 ,  藤泽洋一 ,  佐藤俊哉 ,  细田勉 ,  佐藤勇一

IPC: H01L29/778 ,  H01L29/201 ,  H01L29/40 ,  H01L21/335 ,  H01L21/28

CPC classification number: H01L29/778 ,  H01L21/324 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7787

Abstract: 复合半导体器件，其包括：基板；形成在基板上的复合半导体层；形成在复合半导体层上的第一绝缘膜；形成在第一绝缘膜上的第二绝缘膜；以及各自形成在复合半导体层上的栅极、源极和漏极，其中栅极由经由至少栅绝缘层填充有第一导电材料的第一开口形成，且第一开口形成在第一绝缘膜中且被配置，使部分地露出复合半导体层，并且其中源极和漏极由填充有至少第二导电材料的一对第二开口形成，且第二开口形成在至少第二绝缘膜和第一绝缘膜中并被配置，使部分地露出复合半导体层。