公开(公告)号：CN1242484C

公开(公告)日：2006-02-15

申请号：CN03123704.5

申请日：2003-05-14

Applicant: 富士通株式会社

Inventor： 小室玄一

IPC: H01L27/10 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/56 ,  H01L28/65

Abstract: 本发明提供了一种半导体器件及其制造方法，其中该半导体器件包括形成在半导体衬底上方的第一绝缘层，形成在第一绝缘层上、并具有将除接触区外的区域分为两侧的缝隙的单元板线路，形成在位于缝隙两侧的单元板线路上、并具有在缝隙上方的空隙的电容器介电层，以及形成在缝隙两侧电容器介电层上在一列中的多个电容器上部电极。

公开(公告)号：CN101238573A

公开(公告)日：2008-08-06

申请号：CN200580051319.6

申请日：2005-08-15

Applicant: 富士通株式会社

Inventor： 置田阳一 ,  小室玄一

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  H01L21/76877 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65 ,  H01L28/75

Abstract: 本发明提供一种半导体器件及其制造方法，其中上述半导体器件不阻碍电容器下部电极的取向，并在电容器正下方具有在氧气环境中不易氧化的接触塞。半导体器件具有：硅衬底(1)；形成在硅衬底的表层上的第一源极/漏极区域(8a)；在第一源极/漏极区域上具有第一孔(11a)的第一绝缘膜(11)；形成在第一孔的内面上的导电膜(24)；填充体(25a)，其以填埋第一孔(11a)的厚度形成在导电膜上，并与该导电膜一起构成第一接触塞(26)，且上表面由非晶态的绝缘材料构成；电容器(Q)，其形成在第一接触塞上，并具有与导电膜电连接的下部电极(21a)、由铁电材料构成的电容器电介质膜(22a)及上部电极(23a)。

公开(公告)号：CN101261988A

公开(公告)日：2008-09-10

申请号：CN200810090099.3

申请日：2003-09-05

Applicant: 富士通株式会社

Inventor： 高松知广 ,  三浦寿良 ,  中村光宏 ,  立花宏俊 ,  小室玄一

IPC: H01L27/00 ,  H01L27/115 ,  H01L23/522 ,  H01L23/532 ,  H01L21/82 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L28/60 ,  H01L21/32051 ,  H01L21/76846 ,  H01L21/76864 ,  H01L21/76895 ,  H01L27/105 ,  H01L27/11502 ,  H01L27/11507 ,  H01L27/11509 ,  H01L28/55 ,  H01L28/57

Abstract: 具有下部电极(15)、强电介质膜(16)以及上部电极(17)的强电介质电容器由层间绝缘膜(18)覆盖。下部电极(15)一端被加工成梳齿状，为了与其残存部匹配，在层间绝缘膜(18)上形成有多个接触孔(21)。即，在多个接触孔(21)中的至少两个接触孔的下端之间，在下部电极(15)上设置有间隙(切口)。并且，经由接触孔(21)与下部电极(15)连接的布线(25)形成在层间绝缘膜(18)上。

公开(公告)号：CN100390999C

公开(公告)日：2008-05-28

申请号：CN03826593.1

申请日：2003-09-05

Applicant: 富士通株式会社

Inventor： 高松知广 ,  三浦寿良 ,  中村光宏 ,  立花宏俊 ,  小室玄一

IPC: H01L27/105 ,  H01L27/04 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/822

CPC classification number: H01L28/60 ,  H01L21/32051 ,  H01L21/76846 ,  H01L21/76864 ,  H01L21/76895 ,  H01L27/105 ,  H01L27/11502 ,  H01L27/11507 ,  H01L27/11509 ,  H01L28/55 ,  H01L28/57

Abstract: 本发明具有下部电极(15)、强电介质膜(16)以及上部电极(17)的强电介质电容器由层间绝缘膜(18)覆盖。下部电极(15)一端被加工成梳齿状，为了与其残存部匹配，在层间绝缘膜(18)上形成有多个接触孔(21)。即，在多个接触孔(21)中的至少两个接触孔的下端之间，在下部电极(15)上设置有间隙(切口)。并且，经由接触孔(21)与下部电极(15)连接的布线(25)形成在层间绝缘膜(18)上。

公开(公告)号：CN1788350A

公开(公告)日：2006-06-14

申请号：CN03826593.1

申请日：2003-09-05

Applicant: 富士通株式会社

Inventor： 高松知广 ,  三浦寿良 ,  中村光宏 ,  立花宏俊 ,  小室玄一

IPC: H01L27/105 ,  H01L27/04 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/822

CPC classification number: H01L28/60 ,  H01L21/32051 ,  H01L21/76846 ,  H01L21/76864 ,  H01L21/76895 ,  H01L27/105 ,  H01L27/11502 ,  H01L27/11507 ,  H01L27/11509 ,  H01L28/55 ,  H01L28/57

Abstract: 具有下部电极(15)、强电介质膜(16)以及上部电极(17)的强电介质电容器由层间绝缘膜(18)覆盖。下部电极(15)一端被加工成梳齿状，为了与其残存部匹配，在层间绝缘膜(18)上形成有多个接触孔(21)。即，在多个接触孔(21)中的至少两个接触孔的下端之间，在下部电极(15)上设置有间隙(切口)。并且，经由接触孔(21)与下部电极(15)连接的布线(25)形成在层间绝缘膜(18)上。

公开(公告)号：CN1479379A

公开(公告)日：2004-03-03

申请号：CN03123704.5

申请日：2003-05-14

Applicant: 富士通株式会社

Inventor： 小室玄一

IPC: H01L27/10 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/56 ,  H01L28/65

Abstract: 本发明提供了一种半导体器件及其制造方法，其中该半导体器件包括形成在半导体衬底上方的第一绝缘层，形成在第一绝缘层上、并具有将除接触区外的区域分为两侧的缝隙的单元板线路，形成在位于缝隙两侧的单元板线路上、并具有在缝隙上方的空隙的电容器介电层，以及形成在缝隙两侧电容器介电层上在一列中的多个电容器上部电极。