-
公开(公告)号：CN101594151A
公开(公告)日：2009-12-02
申请号：CN200910054441.9
申请日：2009-07-06
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明涉及一种支持任意多种码率的LDPC码解码器，包括输入缓存模块、控制模块、运算处理模块、中间存储器、微指令存储器、交换网络模块、校验模块、输出缓存模块和互联网络，采用部分并行的结构；它基于微指令的控制方式，将不同的码率信息存储到微指令存储器，以此将码率与硬件结构分离，实现了在不增加硬件代价的基础上，对任意多码率的支持；解码器连线十分规整，大大地降低了连线的复杂度；可有效减少数字通信系统的设计周期，提高设计效率。
Search Results
1
records
(took 0.011 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
