公开(公告)号：CN115488515A

公开(公告)日：2022-12-20

申请号：CN202211139725.X

申请日：2022-09-19

Applicant: 复旦大学

Inventor： 包文中 ,  朱宇轩 ,  夏银 ,  邵仁锦 ,  浦东林

IPC: B23K26/362 ,  B23K26/70 ,  H01L21/461

Abstract: 本发明属于微电子工艺技术领域，具体为一种二维材料的刻蚀方法。本发明方法包括：硅/二氧化硅或蓝宝石等衬底上的单层或多层二维材料的制备、高光束质量的小功率激光聚焦进行图案化刻蚀。本发明利用激光刻蚀方法对二维材料进行图形化，相较于传统的光刻图形化方法，激光刻蚀图形化省略了光刻胶的涂胶、显影、去胶等步骤，避免了以上步骤对二维材料的沾污和破坏，并将图形化和刻蚀同时完成，在实现高精度图形化的同时有效保留了二维材料的本征电学性能。因此，本发明方法在尺寸不断微缩的二维材料先进工艺中有广阔的应用前景。

公开(公告)号：CN115831726A

公开(公告)日：2023-03-21

申请号：CN202211582913.X

申请日：2022-12-08

Applicant: 复旦大学

Inventor： 包文中 ,  盛楚明 ,  孙正宗 ,  董祥麒 ,  朱宇轩

IPC: H01L21/223 ,  H01L21/31

Abstract: 本发明属于半导体器件技术领域，具体为基于等离子体掺杂调控低维半导体材料电学性能的方法。本发明方法包括提供具有低维半导体材料的工件，对低维半导体材料进行等离子体掺杂，原位沉积钝化层形成封装结构，其中形成封装结构的步骤包括：向真空工艺腔室中通入气体，使气体电离形成等离子体，对低维半导体材料进行掺杂，后在原位真空下沉积钝化层。本发明对低维半导体材料进行等离子体掺杂后原位沉积钝化层，降低杂质对等离子体掺杂后活化的低维半导体材料表面的影响，降低低维半导体材料与钝化层之间界面态缺陷密度，通过等离子体掺杂改变低维半导体材料载流子浓度和类型，进而调控低维半导体材料电学性能。

公开(公告)号：CN115863441A

公开(公告)日：2023-03-28

申请号：CN202211659843.3

申请日：2022-12-22

Applicant: 复旦大学

Inventor： 包文中 ,  盛楚明 ,  朱宇轩 ,  董祥麒 ,  周鹏

IPC: H01L29/786 ,  H01L29/24 ,  H01L21/34

Abstract: 本发明属于半导体器件技术领域，具体为基于二维材料的边缘接触晶体管及其制备方法。本发明晶体管，沟道层为二维材料，其边缘与源/漏电极接触；沟道层为一层，或者为多层，构成叠层纳米片晶体管；源极之间的连接、漏极之间的连接为刻蚀通孔后沉积连接金属；环栅连接为刻蚀通孔后钝化二维材料边缘再沉积连接金属，或使用高肖特基接触势垒金属进行连接。沟层为多层的晶体管，同层源/漏/顶栅电极由一步或分步掩模工艺制备。本发明提出的边缘接触工艺与3 nm以下先进制程兼容；结合二维材料有效抑制短沟道效应和叠层纳米片晶体管大电流，提出二维材料新型晶体管结构及其制备方法，拓展其在集成电路先进制程中的应用前景。

公开(公告)号：CN114899105A

公开(公告)日：2022-08-12

申请号：CN202210493870.1

申请日：2022-04-28

Applicant: 复旦大学

Inventor： 包文中 ,  朱宇轩 ,  夏银 ,  缑赛飞 ,  张卫

IPC: H01L21/34 ,  H01L29/786 ,  B82Y10/00 ,  B82Y40/00 ,  B82Y30/00

Abstract: 本发明属于微电子工艺技术领域，具体为一种基于二维材料的自对准顶栅场效应晶体管的制备方法。本发明制备方法包括：硅/二氧化硅或蓝宝石衬底上的单层或多层二维半导体材料的制备、氧化物介质层的生长、氧化物介质层上的顶栅金属电极的沉积、氧化物介质层选择性刻蚀以及与二维材料边缘接触的源漏金属电极的自对准沉积。本发明利用选择性腐蚀所形成的微结构作为硬掩膜自对准沉积源漏的金属材料，相较于非自对准工艺省略了源漏图形化套刻的步骤，避免因尺寸缩小所导致的对准偏差问题，更易于制备短沟道场效应晶体管，因此，该制备方法在尺寸不断微缩的先进工艺中有广阔的应用前景。