一种具有辅沟槽栅极的半导体器件及其制作方法

    公开(公告)号:CN119545851A

    公开(公告)日:2025-02-28

    申请号:CN202411720930.4

    申请日:2024-11-27

    Abstract: 本申请提供了一种具有辅沟槽栅极的半导体器件及其制作方法,该半导体器件包括:外延层,具有相对的第一表面和第二表面;位于所述第一表面内的多个主沟槽栅极,所述主沟槽栅极在第一方向依次间隔设置;相邻两个所述主沟槽栅极之间的所述第一表面内,具有多个依次排布的辅沟槽栅极;所述辅沟槽栅极的深度小于所述主沟槽栅极的深度。在相邻的主沟槽栅极之间设置辅沟槽栅极,提高了沟道的密度的同时,降低了相邻两个沟槽栅极之间的距离加强对沟槽栅极的控制,提高了等效载流子迁移率以及反型载流子浓度,进而降低了沟道电阻。

    一种碳化硅超级结结构及其制备方法、半导体器件

    公开(公告)号:CN117878154A

    公开(公告)日:2024-04-12

    申请号:CN202311677380.8

    申请日:2023-12-08

    Applicant: 复旦大学

    Abstract: 本发明属于半导体领域,尤其涉及一种碳化硅超级结结构及其制备方法、半导体器件。本发明的超级结结构具有第一导电类型的衬底,所述衬底包括相对的第一表面和第二表面;衬底的第一表面形成有漏极;衬底的第二表面设置有低掺杂浓度的外延层,且划分出元胞区域;所述外延层具有第一导电类型,所述外延层内包含第二导电类型的掺杂柱状结构,在单个元胞区域内,所述掺杂柱状结构于衬底的投影呈对角设置。本发明的碳化硅超级结结构可用于SiC基功率器件,及其他同类材料或同类型场控器件中应用,终端应用为各种电源或电能变换领域。

    一种嵌入式介孔异质催化剂TiOxNy⊂g-C3N4及其制备方法

    公开(公告)号:CN117317258A

    公开(公告)日:2023-12-29

    申请号:CN202311156772.X

    申请日:2023-09-08

    Abstract: 本发明属于电催化剂技术领域,具体为一种嵌入式介孔异质催化剂TiOxNy⊂g‑C3N4及其制备方法。本发明制备方法包括:将含有g‑C3N4粉末与十六烷基三甲基溴化铵的去离子水溶液,混合并超声至均匀,再将含有二水合乙酸锌与异丙氧基钛的乙酸溶液加入前述溶液中,加热静置,得透明溶胶;在烘箱中加热除去多余乙酸;然后转移至坩埚,于马弗炉中以不同升温速率升至一定温度并保持数个小时,制得嵌入式异质结构催化剂TiOxNy⊂g‑C3N4。本发明制备方法简单易行,重复性好,制备的产物比表面积高,氧还原活性高,产物性质稳定,可用作燃料电池的阴极催化剂。

    一种半浮空结构的SiC SBD器件及其制备方法

    公开(公告)号:CN112687750B

    公开(公告)日:2022-03-18

    申请号:CN202011432028.4

    申请日:2020-12-10

    Applicant: 复旦大学

    Inventor: 孙博韬 张清纯

    Abstract: 本发明公开了一种半浮空结构的SiC SBD器件及其制备方法。该SiC SBD器件包括有源区和非有源区,其中有源区和非有源区包括第一掺杂类型的SiC衬底、在衬底上生长的第一掺杂类型的SiC外延层、在外延层表面注入形成的第二掺杂类型表面阱、阳极和阴极;其中,有源区的相邻第二掺杂类型阱中间为第一掺杂类型的JFET区域、JFET区域的下方的位置为第二掺杂类型的浮空掺杂区域;非有源区的相邻第二掺杂类型阱中间下方位置设置第二掺杂类型表面阱以及浮空掺杂区域与有源区中对应区域内部连通。本发明的半浮空结构的SiC SBD器件能够限制反偏时肖特基接触表面的电场强度,从而减小其反向漏电。

    一种具有周期性变化沟槽栅极的半导体器件及其制作方法

    公开(公告)号:CN119486194A

    公开(公告)日:2025-02-18

    申请号:CN202411718788.X

    申请日:2024-11-27

    Abstract: 本申请提供了一种具有周期性变化沟槽栅极的半导体器件及其制作方法,该半导体器件包括:衬底,具有相对的第一表面和第二表面;设置在所述第一表面内的多个沟槽栅极,所述沟槽栅极在第一方向依次间隔设置,相邻所述沟槽栅极之间的所述第一表面内具有源区;位于所述第一表面上的源极,所述源极与所述源区电连接,且与所述沟槽栅极之间绝缘;其中,在第二方向上,所述沟槽栅极包括依次交替设置的第一区域和第二区域,所述第一区域的深度大于所述第二区域的深度;所述第一方向与所述第二方向均平行于所述第一表面,且二者垂直;所述第二方向为所述沟槽栅极的延伸方向。

    一种改善体二极管反向恢复性能的超级结器件及制备方法

    公开(公告)号:CN118073417A

    公开(公告)日:2024-05-24

    申请号:CN202410138698.7

    申请日:2024-01-31

    Applicant: 复旦大学

    Abstract: 本发明涉及半导体集成电路制造领域,特别是涉及一种改善体二极管反向恢复性能的超级结器件及制备方法。改善体二极管反向恢复的半导体器件包括:衬底,具有第一表面和第二表面;外延基层,形成于第一表面上;外延多层结构,形成于外延基层的表面上;外延顶层,形成于外延多层结构的表面上;阱区,设置于外延顶层内;所述外延多层结构包括若干第一外延层和若干第二外延层,第一外延层形成于外延基层的顶部或第二外延层的顶部,第二外延层形成于第一外延层的顶部。本发明的超级结器件可以改善超级结MOSFET体二极管反向恢复特性差的问题。

    一种具有自适应浮动电位的SiC沟槽结构

    公开(公告)号:CN117727784A

    公开(公告)日:2024-03-19

    申请号:CN202311669879.4

    申请日:2023-12-04

    Abstract: 本发明公开了一种具有自适应浮动电位的SiC沟槽结构;沟槽内分割为上下两个电极:上电极接栅极电位,下电极接生成的内部电位;两个电极中间使用厚氧化层间隔,两个电极共同的外部,即沟槽的侧壁及底部则为薄氧化层;本发明还包含生成内部电位的生成结构,包括漏极电位的读取部分和电位比较部分,漏极电位的读取部分随着漏压的变化生成一个低于漏压但高于源极电位的电压,电位比较部分比较计算漏极电位的读取部分生成的电压与栅极电位,随着生成的电压与栅极电位的动态变化过程,使下电极的电位跟随高电位。本发明的沟槽结构避免了传统SiC沟槽MOSFET结构的槽底保护引入的JFET效应,并引入积累效应,从而降低了器件的导通电阻。

    一种基于氮化硼的碳化硅栅极介电层及其制备方法与应用

    公开(公告)号:CN117133636A

    公开(公告)日:2023-11-28

    申请号:CN202311333461.6

    申请日:2023-10-16

    Applicant: 复旦大学

    Abstract: 本发明涉及一种基于氮化硼的碳化硅栅极介电层及其制备方法与应用,制备方法包括:首先利用微波等离子体化学气相沉积法,在碳化硅或碳化硅外延基底表面形成氮化硼缓冲层,即第一栅极介电层;之后利用低压金属有机化学气相沉积法,在氮化硼缓冲层表面进行范德华介电层六方氮化硼的生长,即第二栅极介电层;其中第一栅极介电层与沉积于氮化硼缓冲层上的第二栅极介电层构成碳化硅栅极介电层。与现有技术相比,本发明可有效减少因界面应力引起的碳空位、碳间隙原子及团簇等缺陷,可获得较薄介电层厚度以及较高的介电强度,进而提高了栅极介电层的可靠性。

    提高碳化硅场效应管短路能力的器件结构及其制备方法

    公开(公告)号:CN116913968A

    公开(公告)日:2023-10-20

    申请号:CN202310654774.5

    申请日:2023-06-05

    Applicant: 复旦大学

    Inventor: 于梦园 张清纯

    Abstract: 本发明提供一种提高碳化硅场效应管短路能力的器件结构及其制备方法,其中结构包括:衬底层、外延层、P+区、P型阱、N+区、P区、多晶硅层、层间介质层和金属层;外延层层叠设置于衬底层上;外延层顶部一侧形成一第一注入区,第一注入区的外侧设置有P+区,第一注入区的内部自下而上层叠设置有P型阱、N+区和P区;外延层和N+区的上方设置有多晶硅层;多晶硅层的外部包裹有层间介质层;P+区和层间介质层上方设置有金属层。本发明的一种提高碳化硅场效应管短路能力的器件结构及其制备方法,在不显著增加器件比导通电阻的基础上,限制器件短路电流的大小,从而提高器件的短路耐受能力。

    一种半浮空结构的SiC SBD器件及其制备方法

    公开(公告)号:CN112687750A

    公开(公告)日:2021-04-20

    申请号:CN202011432028.4

    申请日:2020-12-10

    Applicant: 复旦大学

    Inventor: 孙博韬 张清纯

    Abstract: 本发明公开了一种半浮空结构的SiC SBD器件及其制备方法。该SiC SBD器件包括有源区和非有源区,其中有源区和非有源区包括第一掺杂类型的SiC衬底、在衬底上生长的第一掺杂类型的SiC外延层、在外延层表面注入形成的第二掺杂类型表面阱、阳极和阴极;其中,有源区的相邻第二掺杂类型阱中间为第一掺杂类型的JFET区域、JFET区域的下方的位置为第二掺杂类型的浮空掺杂区域;非有源区的相邻第二掺杂类型阱中间下方位置设置第二掺杂类型表面阱以及浮空掺杂区域与有源区中对应区域内部连通。本发明的半浮空结构的SiC SBD器件能够限制反偏时肖特基接触表面的电场强度,从而减小其反向漏电。

Patent Agency Ranking