具有单独权重更新和干扰电路的电阻式处理单元架构

    公开(公告)号:CN112005252B

    公开(公告)日:2023-06-13

    申请号:CN201980025492.0

    申请日:2019-04-01

    Abstract: 提供了用于在电阻处理单元(RPU)系统中执行权重更新操作以更新包括可调谐电阻器件的RPU器件的权重值的系统和方法。针对给定RPU器件的权重更新操作包括:维持RPU器件的权重更新累积值,响应于检测到施加在连接至RPU器件的更新行和更新列控制线上的输入向量的随机比特流的重合,将权重更新累积值调整一个单位更新值;响应于累积权重值达到预定义阈值,生成权重更新控制信号;以及,响应于权重更新控制信号,将可调谐电阻器件的电导水平调整一个单位电导值,其中,所述一个单位电导值对应于RPU器件的一个单位权重值。

    抑制在三端电阻式存储器的交叉点阵列中的半选定器件处的不期望的编程

    公开(公告)号:CN115699026A

    公开(公告)日:2023-02-03

    申请号:CN202180039441.0

    申请日:2021-06-10

    Abstract: 本发明的各方面包括通过产生交叉式阵列的随机脉冲集合来执行交叉式阵列的随机更新,该交叉式阵列包括多个行布线及多个列布线,所述多个行布线包括第一行布线并且所述多个列布线包括第一列布线,其中三端子器件在所述第一行布线和所述第一列布线的交叉点处耦合到所述第一行布线和所述第一列布线,并且其中,响应于来自所述随机脉冲集合的脉冲在所述第一行和所述第一列的所述交叉点处的重合来修改所述三端子器件的电阻率,并且其中,所述三端子器件中的至少一个端子是浮置的。

    模拟阵列上的卷积神经网络的加速

    公开(公告)号:CN110503127A

    公开(公告)日:2019-11-26

    申请号:CN201910414066.8

    申请日:2019-05-17

    Abstract: 提供了用于加速模拟阵列上的卷积神经网络的机制。输入端口从输入图像中的帧接收图像信号。输入存储阵列将从输入端口接收的图像信号存储到相应的输入存储位置,以在输入存储阵列中创建多个图像子区域。分配器将模拟阵列中的一组模拟阵列分块中的每一个模拟阵列分块与输入存储阵列的图像子区域的一部分相关联,以使得一组模拟存储组件中的一个或多个模拟存储组件以分配顺序与图像信号相关联,以产生相应的输出信号。组装器以由分配顺序确定的输出顺序将相应的输出信号中的每一个输出信号存储到一组存储器输出端中的一个存储器输出端中。

    具有单独权重更新和干扰电路的电阻式处理单元架构

    公开(公告)号:CN112005252A

    公开(公告)日:2020-11-27

    申请号:CN201980025492.0

    申请日:2019-04-01

    Abstract: 提供了用于在电阻处理单元(RPU)系统中执行权重更新操作以更新包括可调谐电阻器件的RPU器件的权重值的系统和方法。针对给定RPU器件的权重更新操作包括:维持RPU器件的权重更新累积值,响应于检测到施加在连接至RPU器件的更新行和更新列控制线上的输入向量的随机比特流的重合,将权重更新累积值调整一个单位更新值;响应于累积权重值达到预定义阈值,生成权重更新控制信号;以及,响应于权重更新控制信号,将可调谐电阻器件的电导水平调整一个单位电导值,其中,所述一个单位电导值对应于RPU器件的一个单位权重值。

Patent Agency Ranking