-
公开(公告)号：CN110503127A
公开(公告)日：2019-11-26
申请号：CN201910414066.8
申请日：2019-05-17
Applicant: 国际商业机器公司
Abstract: 提供了用于加速模拟阵列上的卷积神经网络的机制。输入端口从输入图像中的帧接收图像信号。输入存储阵列将从输入端口接收的图像信号存储到相应的输入存储位置，以在输入存储阵列中创建多个图像子区域。分配器将模拟阵列中的一组模拟阵列分块中的每一个模拟阵列分块与输入存储阵列的图像子区域的一部分相关联，以使得一组模拟存储组件中的一个或多个模拟存储组件以分配顺序与图像信号相关联，以产生相应的输出信号。组装器以由分配顺序确定的输出顺序将相应的输出信号中的每一个输出信号存储到一组存储器输出端中的一个存储器输出端中。
-
公开(公告)号：CN110503127B
公开(公告)日：2023-05-30
申请号：CN201910414066.8
申请日：2019-05-17
Applicant: 国际商业机器公司
IPC: G06V10/764 , G06V10/82 , G06N3/063 , G06N3/0464 , G06N3/048
-
Search Results
2
records
(took 0.022 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
