-
公开(公告)号:CN101563780B
公开(公告)日:2012-08-22
申请号:CN200680039179.5
申请日:2006-10-12
Applicant: 国际商业机器公司
IPC: H01L29/76
CPC classification number: H01L29/513 , H01L21/28194 , H01L21/28238 , H01L21/823807 , H01L29/105 , H01L29/1083 , H01L29/517 , H01L29/518 , H01L29/6659 , H01L29/7833
Abstract: 一种半导体结构,具体为pFET,其包括具有大于SiO2的介电常数的介电常数以及大于50%的Ge或Si含量的电介质材料,以及用于通过材料叠层设计而调节阈值/平带电压的至少一种其它手段。在本发明中考虑的其它手段包括例如利用在用于电荷固定的电介质上面的绝缘夹层和/或通过形成经设计的沟道区。本发明还涉及一种制造这样的CMOS结构的方法。
-
公开(公告)号:CN101563780A
公开(公告)日:2009-10-21
申请号:CN200680039179.5
申请日:2006-10-12
Applicant: 国际商业机器公司
IPC: H01L29/76
CPC classification number: H01L29/513 , H01L21/28194 , H01L21/28238 , H01L21/823807 , H01L29/105 , H01L29/1083 , H01L29/517 , H01L29/518 , H01L29/6659 , H01L29/7833
Abstract: 一种半导体结构,具体为pFET,其包括具有大于SiO2的介电常数的介电常数以及大于50%的Ge或Si含量的电介质材料,以及用于通过材料叠层设计而调节阈值/平带电压的至少一种其它手段。在本发明中考虑的其它手段包括例如利用在用于电荷固定的电介质上面的绝缘夹层和/或通过形成经设计的沟道区。本发明还涉及一种制造这样的CMOS结构的方法。
-