公开(公告)号：CN116601746A

公开(公告)日：2023-08-15

申请号：CN202180084463.9

申请日：2021-11-02

Applicant: 国际商业机器公司

Inventor： D·奇丹巴拉奥 ,  D·沃尔珀特 ,  荻野淳 ,  M·T·古佐夫斯基 ,  S·P·奥斯特兰德 ,  T·辛哈 ,  M·S·格雷

IPC: H01L21/4763

Abstract: 描述了一种包括多个电介质区域的结构。该结构可包括铆钉单元。铆钉单元可以包括一组堆叠通孔。铆钉单元可以延伸穿过结构的应力热点。铆钉单元的长度可以穿过多个电介质区域中的至少一个电介质区域。铆钉单元可以在插入应力热点中的多个铆钉单元之中。应力热点可以在跨越结构的多个应力热点之间。铆钉单元的长度可以基于铆钉单元的长度与结构的能量释放速率之间的关系的模型。铆钉单元可以穿过具有不同电介质常数的第一电介质区域和第二电介质区域之间的界面。

公开(公告)号：CN116438628A

公开(公告)日：2023-07-14

申请号：CN202180076269.6

申请日：2021-11-01

Applicant: 国际商业机器公司

Inventor： D·沃尔珀特 ,  D·J·德舍纳 ,  L·A·克莱文格 ,  M·罗曼 ,  S·戈什

IPC: H01L21/00

Abstract: 一种方法可包括获得晶片的特性数据。特性数据可对应于处于处理状态的晶片，并且可包括晶片的一组应力值。该晶片可以包括前侧、与前侧相对的后侧、以及一组区域。该一组应力值可以包括对应于第一区域的第一应力值。在处理状态下，可以在晶片的前侧上完成一个或多个前侧处理。该方法可以包括确定第一应力值超过应力阈值并生成补偿图。补偿图可以标识用于形成一个或多个沟槽的一个或多个区域。该方法可以包括基于补偿图，发起在第一区域中的晶片的后侧上形成第一沟槽。

公开(公告)号：CN119301753A

公开(公告)日：2025-01-10

申请号：CN202380043739.8

申请日：2023-06-29

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  R·维加 ,  D·沃尔珀特 ,  崔起植

IPC: H01L21/768 ,  H10D84/03 ,  H10D64/27 ,  H01L23/48 ,  H01L23/485 ,  H01L23/528

Abstract: 一种半导体阵列结构包括：衬底；多个场效应晶体管FET，其被布置成行并且位于所述衬底上，每个FET包括第一源极‑漏极区、第二源极‑漏极区、联接所述源极‑漏极区的至少一个通道、以及与所述至少一个通道相邻的栅极。多个前侧信号线在所述FET的前侧上；多个背侧功率轨在所述FET的背侧上；多个背侧信号导线位于背侧上。前侧信号连接从所述前侧信号导线延伸到所述第一源极‑漏极区；功率连接从所述背侧功率轨延伸到所述第二源极‑漏极区；并且背侧栅极触点连接从背侧信号导线延伸到栅极。背侧栅极触点连接各自具有大于栅极长度的底部尺寸。

公开(公告)号：CN116548097A

公开(公告)日：2023-08-04

申请号：CN202180081224.8

申请日：2021-11-30

Applicant: 国际商业机器公司

Inventor： R·维加 ,  D·沃尔珀特 ,  安藤崇志 ,  P·阿杜苏米利 ,  池澄

IPC: H10N97/00 ,  H01L23/64

Abstract: 一种形成半导体设备的方法，其中该半导体设备包括第一电源轨(3A，3B)，该第一电源轨具有将该第一电源轨连接到第一去耦电容器的一部分的一个或多个竖直堆叠的接触通孔。该半导体设备包括在第一栅极切割沟槽中的半导体衬底的第一部分中的第一去耦电容器。