公开(公告)号：CN100449750C

公开(公告)日：2009-01-07

申请号：CN200610087731.X

申请日：2006-05-31

Applicant: 国际商业机器公司

Inventor： 杰弗里·P·加姆比诺 ,  詹姆斯·W·阿德基森 ,  科克·D·彼得森 ,  阿莱恩·路易修

IPC: H01L23/60 ,  H01L27/04 ,  H01L27/092 ,  H01L21/822 ,  H01L21/8238

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0255 ,  H01L27/0922 ,  H01L27/1207 ,  H01L29/045

Abstract: 一种半导体结构及其制作方法。此结构包含混合晶向的半导体块，该半导体块具有不同晶向的第一和第二硅区。第一硅区直接在半导体块上，而第二硅区由介电区与半导体块物理隔离。第一和第二晶体管分别制作在第一和第二硅区上。再者，第一和第二掺杂防放电结构也制作在半导体块上，其中的第一掺杂防放电结构防止第一晶体管在等离子体工艺期间发生放电损伤，而第二掺杂防放电结构防止第二晶体管在等离子体工艺期间发生放电损伤。在第一和第二晶体管正常工作期间，此第一和第二防放电结构的行为就如同介电区一样。

公开(公告)号：CN1873982A

公开(公告)日：2006-12-06

申请号：CN200610087731.X

申请日：2006-05-31

Applicant: 国际商业机器公司

Inventor： 杰弗里·P·加姆比诺 ,  詹姆斯·W·阿德基森 ,  科克·D·彼得森 ,  阿莱恩·路易修

IPC: H01L27/04 ,  H01L27/092 ,  H01L21/822 ,  H01L21/8238

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0255 ,  H01L27/0922 ,  H01L27/1207 ,  H01L29/045

Abstract: 一种半导体结构及其制作方法。此结构包含混合晶向的半导体块，该半导体块具有不同晶向的第一和第二硅区。第一硅区直接在半导体块上，而第二硅区由介电区与半导体块物理隔离。第一和第二晶体管分别制作在第一和第二硅区上。再者，第一和第二掺杂防放电结构也制作在半导体块上，其中的第一掺杂防放电结构防止第一晶体管在等离子体工艺期间发生放电损伤，而第二掺杂防放电结构防止第二晶体管在等离子体工艺期间发生放电损伤。在第一和第二晶体管正常工作期间，此第一和第二防放电结构的行为就如同介电区一样。

公开(公告)号：CN100505218C

公开(公告)日：2009-06-24

申请号：CN03825771.8

申请日：2003-01-08

Applicant: 国际商业机器公司

Inventor： 杰克·A·曼德尔曼 ,  杰弗里·P·加姆比诺 ,  王耕

IPC: H01L21/8242

CPC classification number: H01L27/10894 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/3081 ,  H01L27/10864

Abstract: 在同一衬底的应变层区域和无应变层区域中制作半导体器件。第一半导体器件，如存储单元，例如深沟槽存储单元形成在衬底的无应变层区域中。应变层区域选择性地形成在同一衬底中。第二半导体器件(66、68、70)，如FET，例如MOSFET逻辑器件形成在应变层区域中。

公开(公告)号：CN100428422C

公开(公告)日：2008-10-22

申请号：CN200510004272.X

申请日：2005-01-04

Applicant: 国际商业机器公司

Inventor： 戴维·C·埃德尔斯坦 ,  马修·E·科尔伯恩 ,  艾德华·C·考尼三世 ,  蒂莫西·J·达尔顿 ,  约翰·A·菲茨西蒙斯 ,  杰弗里·P·加姆比诺 ,  黄遏明 ,  迈克尔·W·莱恩 ,  文森特·A·迈克加海伊 ,  李·M·尼科尔森 ,  萨亚纳拉亚纳·V·尼塔 ,  萨姆巴斯·普鲁肖塔曼 ,  苏加萨·桑卡兰 ,  托马斯·M·肖 ,  安德鲁·H·西蒙 ,  安托尼·K·斯塔姆伯

IPC: H01L21/311 ,  H01L21/768

CPC classification number: B82Y30/00 ,  H01L21/0332 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/7682 ,  H01L21/76829 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  Y10S438/947 ,  H01L2924/00

Abstract: 降低半导体器件中有效介电常数的器件和方法，其中，用于制造结构的方法包括为具有绝缘层的结构提供至少一个互连，并在绝缘层上形成亚光刻模板掩模。使用选择刻蚀步骤，通过亚光刻模板掩模刻蚀绝缘层，以在至少一个互连附近形成亚光刻特征。也可以使用上层光刻阻挡掩模。在另一方面，该方法包括在绝缘层上的盖层中形成亚光刻尺寸的修剪部分。该半导体结构包括具有至少一个互连特征的绝缘层和形成在绝缘层中的至少一个柱体。还提供了形成在绝缘层的顶部分上并与至少一个柱体相通的多个亚光刻特征。该多个亚光刻特征具有小于至少一个柱体的截面或直径。可以防止在划片线路和通路上或其附近形成缝隙。

公开(公告)号：CN1720616A

公开(公告)日：2006-01-11

申请号：CN03825771.8

申请日：2003-01-08

Applicant: 国际商业机器公司

Inventor： 杰克·A·曼德尔曼 ,  杰弗里·P·加姆比诺 ,  王耕

IPC: H01L21/8242

CPC classification number: H01L27/10894 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/3081 ,  H01L27/10864

Abstract: 在同一衬底的应变层区域和无应变层区域中制作半导体器件。第一半导体器件，如存储单元，例如深沟槽存储单元形成在衬底的无应变层区域中。应变层区域选择性地形成在同一衬底中。第二半导体器件(66、68、70)，如FET，例如MOSFET逻辑器件形成在应变层区域中。

公开(公告)号：CN1649107A

公开(公告)日：2005-08-03

申请号：CN200510004272.X

申请日：2005-01-04

Applicant: 国际商业机器公司

Inventor： 戴维·C·埃德尔斯坦 ,  马修·E·科尔伯恩 ,  艾德华·C·考尼三世 ,  蒂莫西·J·达尔顿 ,  约翰·A·菲茨西蒙斯 ,  杰弗里·P·加姆比诺 ,  黄遏明 ,  迈克尔·W·莱恩 ,  文森特·A·迈克加海伊 ,  李·M·尼科尔森 ,  萨亚纳拉亚纳·V·尼塔 ,  萨姆巴斯·普鲁肖塔曼 ,  苏加萨·桑卡兰 ,  托马斯·M·肖 ,  安德鲁·H·西蒙 ,  安托尼·K·斯塔姆伯

IPC: H01L21/311 ,  H01L21/768

CPC classification number: B82Y30/00 ,  H01L21/0332 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/7682 ,  H01L21/76829 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  Y10S438/947 ,  H01L2924/00

Abstract: 降低半导体器件中有效介电常数的器件和方法，其中，用于制造结构的方法包括为具有绝缘层的结构提供至少一个互连，并在绝缘层上形成亚光刻模板掩模。使用选择刻蚀步骤，通过亚光刻模板掩模刻蚀绝缘层，以在至少一个互连附近形成亚光刻特征。也可以使用上层光刻阻挡掩模。在另一方面，该方法包括在绝缘层上的盖层中形成亚光刻尺寸的修剪部分。该半导体结构包括具有至少一个互连特征的绝缘层和形成在绝缘层中的至少一个柱体。还提供了形成在绝缘层的顶部分上并与至少一个柱体相通的多个亚光刻特征。该多个亚光刻特征具有小于至少一个柱体的截面或直径。可以防止在划片线路和通路上或其附近形成缝隙。