-
公开(公告)号：CN104051498B
公开(公告)日：2017-04-26
申请号：CN201310261068.0
申请日：2013-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336
Abstract: 本发明涉及一种具有阶梯氧化物的金属氧化物半导体场效应晶体管以及形成超高压UHV器件的方法，其将组合阶梯氧化物用作栅极氧化物以实现栅极和源极侧间隔件与漏极区的隔离。阶梯氧化物的厚度提高了器件击穿电压，并且使漏极自对准于栅极，从而减小器件漂移区并提高器件导通电阻。组合隔离层包括通过包括热氧化和化学汽相沉积的一系列沉积和蚀刻步骤形成的两个或两个以上的介电层。然后，可以蚀刻组合隔离层以形成自对准结构，其将间隔件用作硬掩模以相对于一些现有方法实现器件间距的减小。位于一个或两个间隔件下方的较厚栅极氧化物可以提高UHV器件的产量和高温工作寿命(HTOL)。
-
公开(公告)号：CN1971916A
公开(公告)日：2007-05-30
申请号：CN200610115090.4
申请日：2006-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823418 , H01L21/26513 , H01L21/266 , H01L21/823481
Abstract: 本发明提供一种半导体装置及其制造方法，半导体装置的制造方法包括提供基底，在基底上形成第一栅极结构与第二栅极结构，且两栅极结构之间彼此电性隔离，在基底中的第一栅极结构两侧形成第一双扩散区域，在基底中的第二栅极结构两侧形成第二双扩散区域，在第一双扩散区域中形成第一源极/漏极区域，以及在第二双扩散区域中形成第二源极/漏极区域，其中，第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此，本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化，又可减少热载子注入效应的发生，以及在集成电路的制造过程中，可节省至少两次的掩模形成步骤以及离子注入步骤，而大大的减少制造成本。
-
公开(公告)号：CN103390648A
公开(公告)日：2013-11-13
申请号：CN201210298136.6
申请日：2012-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L21/823425 , H01L21/76895 , H01L21/823475 , H01L29/0603 , H01L29/7833
Abstract: 本发明公开了一种半导体结构，包括设置在衬底上的栅极结构。至少一个轻掺杂区与位于衬底中的栅极结构邻接。至少一个轻掺杂区具有第一导电类型。源极部件和漏极部件位于在衬底中的栅极结构的相对侧上。源极部件和漏极部件具有第一导电类型。源极部件位于至少一个轻掺杂区中。降压拾取区与至少一个轻掺杂区中的源极部件邻接。降压拾取区具有第二导电类型。本发明还公开了半导体结构的形成方法。
-
公开(公告)号：CN103996680B
公开(公告)日：2016-12-28
申请号：CN201310201434.3
申请日：2013-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/78 , H01L21/8234
CPC classification number: H01L29/7835 , H01L29/0653 , H01L29/1087 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66659 , H01L29/66681
Abstract: 本发明提供了一种高电压晶体管结构及其方法。其中，一种高电压晶体管结构包括形成在衬底的第一阱中的第一双扩散区和第二双扩散区，其中第一双扩散区和第二双扩散区具有与衬底相同的导电性，形成在第一双扩散区中的第一漏极/源极区，形成在第一阱上方的第一栅电极，和形成在第二双扩散区中的第二漏极/源极区。高电压晶体管结构进一步包括形成在第一栅电极的第一侧上的第一间隔件，其中第一间隔件位于第一漏极/源极区和第一栅电极之间，形成在第一栅电极的第二侧上的第二间隔件，以及形成在第二漏极/源极区和第二间隔件之间的第一氧化物保护层。
-
公开(公告)号：CN103390648B
公开(公告)日：2016-08-24
申请号：CN201210298136.6
申请日：2012-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L21/823425 , H01L21/76895 , H01L21/823475 , H01L29/0603 , H01L29/7833
Abstract: 本发明公开了一种半导体结构，包括设置在衬底上的栅极结构。至少一个轻掺杂区与位于衬底中的栅极结构邻接。至少一个轻掺杂区具有第一导电类型。源极部件和漏极部件位于在衬底中的栅极结构的相对侧上。源极部件和漏极部件具有第一导电类型。源极部件位于至少一个轻掺杂区中。降压拾取区与至少一个轻掺杂区中的源极部件邻接。降压拾取区具有第二导电类型。本发明还公开了半导体结构的形成方法。
-
Patent Agency Ranking
公开(公告)号：CN100490150C
公开(公告)日：2009-05-20
申请号：CN200610115090.4
申请日：2006-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823418 , H01L21/26513 , H01L21/266 , H01L21/823481
Abstract: 本发明提供一种半导体装置及其制造方法，半导体装置的制造方法包括提供基底，在基底上形成第一栅极结构与第二栅极结构，且两栅极结构之间彼此电性隔离，在基底中的第一栅极结构两侧形成第一双扩散区域，在基底中的第二栅极结构两侧形成第二双扩散区域，在第一双扩散区域中形成第一源极/漏极区域，以及在第二双扩散区域中形成第二源极/漏极区域，其中，第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此，本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化，又可减少热载子注入效应的发生，以及在集成电路的制造过程中，可节省至少两次的掩模形成步骤以及离子注入步骤，而大大的减少制造成本。
-
公开(公告)号：CN101350351A
公开(公告)日：2009-01-21
申请号：CN200710186483.9
申请日：2007-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/822
CPC classification number: H01L29/782 , H01L29/0619 , H01L29/0696 , H01L29/402
Abstract: 本发明公开了一种半导体结构及其形成方法，上述半导体结构，包含：半导体衬底；第一导电类型的第一阱区于上述半导体衬底中；含金属层于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒；以及上述第一导电类型的第一重掺杂区于上述第一阱区中，其中上述第一重掺杂区水平地与上述含金属层隔开。本发明的优点包含降低制造成本与降低寄生电流与寄生电感。
-
公开(公告)号：CN104051498A
公开(公告)日：2014-09-17
申请号：CN201310261068.0
申请日：2013-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/0653 , H01L29/42368 , H01L29/66681
Abstract: 本发明涉及一种具有阶梯氧化物的金属氧化物半导体场效应晶体管以及形成超高压UHV器件的方法，其将组合阶梯氧化物用作栅极氧化物以实现栅极和源极侧间隔件与漏极区的隔离。阶梯氧化物的厚度提高了器件击穿电压，并且使漏极自对准于栅极，从而减小器件漂移区并提高器件导通电阻。组合隔离层包括通过包括热氧化和化学汽相沉积的一系列沉积和蚀刻步骤形成的两个或两个以上的介电层。然后，可以蚀刻组合隔离层以形成自对准结构，其将间隔件用作硬掩模以相对于一些现有方法实现器件间距的减小。位于一个或两个间隔件下方的较厚栅极氧化物可以提高UHV器件的产量和高温工作寿命(HTOL)。
-
公开(公告)号：CN101350351B
公开(公告)日：2010-12-01
申请号：CN200710186483.9
申请日：2007-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/822
CPC classification number: H01L29/782 , H01L29/0619 , H01L29/0696 , H01L29/402
Abstract: 本发明公开了一种半导体结构及其形成方法，上述半导体结构，包含：半导体衬底；第一导电类型的第一阱区于上述半导体衬底中；含金属层于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒；以及上述第一导电类型的第一重掺杂区于上述第一阱区中，其中上述第一重掺杂区水平地与上述含金属层隔开。本发明的优点包含降低制造成本与降低寄生电流与寄生电感。
-
公开(公告)号：CN103996680A
公开(公告)日：2014-08-20
申请号：CN201310201434.3
申请日：2013-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/78 , H01L21/8234
CPC classification number: H01L29/7835 , H01L29/0653 , H01L29/1087 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66659 , H01L29/66681
Abstract: 本发明提供了一种高电压晶体管结构及其方法。其中，一种高电压晶体管结构包括形成在衬底的第一阱中的第一双扩散区和第二双扩散区，其中第一双扩散区和第二双扩散区具有与衬底相同的导电性，形成在第一双扩散区中的第一漏极/源极区，形成在第一阱上方的第一栅电极，和形成在第二双扩散区中的第二漏极/源极区。高电压晶体管结构进一步包括形成在第一栅电极的第一侧上的第一间隔件，其中第一间隔件位于第一漏极/源极区和第一栅电极之间，形成在第一栅电极的第二侧上的第二间隔件，以及形成在第二漏极/源极区和第二间隔件之间的第一氧化物保护层。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
