公开(公告)号：CN102237312A

公开(公告)日：2011-11-09

申请号：CN201010534184.1

申请日：2010-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  陆志诚 ,  游明华 ,  李启弘 ,  李资良

IPC: H01L21/8238 ,  H01L21/20 ,  H01L21/306

CPC classification number: H01L21/20 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/3065 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66477 ,  H01L29/7848

Abstract: 本发明公开一半导体元件的制造方法，包括：选择性生长一材料于一基板的一上表面；选择性生长一保护层于该材料上；以及于一蚀刻气体中移除部分该保护层。本发明可完全移除颗粒，而留下应变材料以提高载子迁移率并提升元件效能与产率。

公开(公告)号：CN1638031A

公开(公告)日：2005-07-13

申请号：CN200410104161.1

申请日：2004-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴学昌 ,  张知天 ,  陆志诚 ,  陈炳宏 ,  周梅生

IPC: H01L21/00 ,  G05D23/00

CPC classification number: H01L21/67248 ,  F27B5/04 ,  F27B5/14 ,  F27B5/18 ,  F27B17/0025 ,  F27D19/00 ,  F27D21/0014 ,  F27D2019/0037 ,  H01L21/67109

Abstract: 一种半导体组件制造系统，包括一制程腔室、一温度控制次系统以及一热力补偿次系统，其中温度控制次系统具有一制程次系统加热组件藉以产生一制程温度曲线。上述热力补偿次系统包括一温度传感器、一补偿热力控制单元以及一补偿加热组件，其中温度传感器用以侦测制程腔室温度曲线，而补偿热力控制单元用以计算制程温度曲线与一目标温度曲线间的差值，补偿加热组件则根据上述补偿热力控制单元所得的温度差值，而改变制程温度曲线。

公开(公告)号：CN1617318A

公开(公告)日：2005-05-18

申请号：CN200410088483.1

申请日：2004-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张文 ,  陆志诚 ,  傅竹韵 ,  章勋明

IPC: H01L21/66 ,  H01L21/762

CPC classification number: H01L22/34 ,  H01L21/76229

Abstract: 本发明涉及一种用以测试浅沟槽填洞的测试区域设计。具体为一浅沟槽填洞的测试图案层，包括：一测试区域，其中该测试区域包括一外边，以定义出一第一内部区；及一测试图案层，该测试图案层位于第一内部区中，该测试图案层是由一浅沟槽形成，以供作测试浅沟槽绝缘区的缝隙填充，该测试图案层定义出一边缘以形成一第二内部区。每一测试区域的内部更包括至少一测试图案层。在一较佳实施例中，此测试图案层是一方形层，更甚者是一两个相反且相对的L形层，此两个L形层彼此不连续。如此，可以在STI形成之后，即以光学仪器检查，实时反应实际情形STI结构的填洞状况。可克服现有长条形STI测试图案层无法反应实际STI结构边角状况的缺点。

公开(公告)号：CN100350586C

公开(公告)日：2007-11-21

申请号：CN200410088483.1

申请日：2004-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张文 ,  陆志诚 ,  傅竹韵 ,  章勋明

IPC: H01L21/66 ,  H01L21/762

CPC classification number: H01L22/34 ,  H01L21/76229

Abstract: 本发明涉及一种用以测试浅沟槽填洞的测试区域设计。具体为一浅沟槽填洞的测试图案层，包括：一测试区域，其中该测试区域包括一外边，以定义出一第一内部区；及一测试图案层，该测试图案层位于第一内部区中，该测试图案层是由一浅沟槽形成，以供作测试浅沟槽绝缘区的缝隙填充，该测试图案层定义出一边缘以形成一第二内部区。每一测试区域的内部更包括至少一测试图案层。在一较佳实施例中，此测试图案层是一方形层，更甚者是一两个相反且相对的L形层，此两个L形层彼此不连续。如此，可以在STI形成之后，即以光学仪器检查，实时反应实际情形STI结构的填洞状况。可克服现有长条形STI测试图案层无法反应实际STI结构边角状况的缺点。

公开(公告)号：CN1649122A

公开(公告)日：2005-08-03

申请号：CN200410101523.1

申请日：2004-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅竹韵 ,  陆志诚 ,  章勋明

IPC: H01L21/76

CPC classification number: H01L21/76235 ,  A61F2/958 ,  A61F2002/9583 ,  A61F2250/0098 ,  A61M25/001 ,  A61M25/005 ,  A61M25/0054 ,  A61M25/0068 ,  A61M25/0069 ,  A61M25/008 ,  A61M25/0108 ,  A61M25/0127 ,  A61M25/1027 ,  A61M2025/1079 ,  A61M2025/1093 ,  A61M2205/32

Abstract: 本发明提供一种浅沟槽隔离结构及其形成方法以减少应力改善电子迁移，其中该方法包括：提供一半导体基底，具有至少一图案化硬掩模层于其上；利用该至少一图案化硬掩模层进行干蚀刻制程以在该半导体基底中形成一沟槽；形成一或多个内衬层于该沟槽表面上，该内衬层可择自二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅、氮化硅/氮氧化硅或氮氧化硅/氮化硅；形成一或多个沟槽填充材料层(例如：以二氧化硅回填充该沟槽)于内衬层上；进行热回火步骤以释放沟槽填充槽材料中所累积的应力；进行化学机械研磨以及干蚀刻制程以移除沟槽表面上多余的填充材料；以及移除该至少一图案化硬掩模层。

公开(公告)号：CN102237312B

公开(公告)日：2013-11-06

申请号：CN201010534184.1

申请日：2010-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  陆志诚 ,  游明华 ,  李启弘 ,  李资良

IPC: H01L21/8238 ,  H01L21/20 ,  H01L21/306

CPC classification number: H01L21/20 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/3065 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66477 ,  H01L29/7848

Abstract: 本发明公开一半导体元件的制造方法，包括：选择性生长一材料于一基板的一上表面；选择性生长一保护层于该材料上；以及于一蚀刻气体中移除部分该保护层。本发明可完全移除颗粒，而留下应变材料以提高载子迁移率并提升元件效能与产率。

公开(公告)号：CN1324673C

公开(公告)日：2007-07-04

申请号：CN200410101523.1

申请日：2004-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅竹韵 ,  陆志诚 ,  章勋明

IPC: H01L21/76

CPC classification number: H01L21/76235 ,  A61F2/958 ,  A61F2002/9583 ,  A61F2250/0098 ,  A61M25/001 ,  A61M25/005 ,  A61M25/0054 ,  A61M25/0068 ,  A61M25/0069 ,  A61M25/008 ,  A61M25/0108 ,  A61M25/0127 ,  A61M25/1027 ,  A61M2025/1079 ,  A61M2025/1093 ,  A61M2205/32

Abstract: 本发明提供一种浅沟槽隔离结构及其形成方法以减少应力改善电子迁移，其中该方法包括：提供一半导体基底，具有至少一图案化硬掩模层于其上；利用该至少一图案化硬掩模层进行干蚀刻制程以在该半导体基底中形成一沟槽；形成一或多个内衬层于该沟槽表面上，该内衬层可择自二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅、氮化硅/氮氧化硅或氮氧化硅/氮化硅；形成一或多个沟槽填充材料层(例如：以二氧化硅回填充该沟槽)于内衬层上；进行热回火步骤以释放沟槽填充槽材料中所累积的应力；进行化学机械研磨以及干蚀刻制程以移除沟槽表面上多余的填充材料；以及移除该至少一图案化硬掩模层。

公开(公告)号：CN1195315C

公开(公告)日：2005-03-30

申请号：CN02107423.2

申请日：2002-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陆志诚 ,  陈启群 ,  张文

IPC: H01L21/027 ,  G03F7/00

Abstract: 一种多层式电介质抗反射层，适用于一基板与一光刻胶层之间，是在该基板上依序形成第一电介质抗反射层，接着在该第一电介质抗反射层上进行特别的等离子体处理，如N2O等离子体增强，形成第一等离子体薄膜。其中第一电介质抗反射层与第一等离子体薄膜形成一抗反射层组合。接着在该第一等离子体薄膜上依序形成N层该抗反射层组合以形成一多层式电介质抗反射层，其中N为自然数，介于1-4之间。

公开(公告)号：CN1445818A

公开(公告)日：2003-10-01

申请号：CN02107423.2

申请日：2002-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陆志诚 ,  陈启群 ,  张文

IPC: H01L21/027 ,  G03F7/00

Abstract: 一种多层式电介质抗反射层，适用于一基质与一光阻层之间，是在该基质上依序形成第一电介质抗反射层，接着在该第一电介质抗反射层上进行特别的电浆处理，如N2O电浆强化，形成第一电浆强化抗反射层。其中第一电介质抗反射层与第一电浆强化反射层形成一抗反射层组合。接着在该第一电浆强化抗反射层上依序形成N层该抗反射层组合以形成一多层式电介质抗反射层，其中N为自然数，介于1－4之间。

公开(公告)号：CN2796099Y

公开(公告)日：2006-07-12

申请号：CN200420120280.1

申请日：2004-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅竹韵 ,  陆志诚 ,  章勋明

IPC: H01L21/762

CPC classification number: H01L21/76235 ,  A61F2/958 ,  A61F2002/9583 ,  A61F2250/0098 ,  A61M25/001 ,  A61M25/005 ,  A61M25/0054 ,  A61M25/0068 ,  A61M25/0069 ,  A61M25/008 ,  A61M25/0108 ,  A61M25/0127 ,  A61M25/1027 ,  A61M2025/1079 ,  A61M2025/1093 ,  A61M2205/32

Abstract: 本实用新型提供一种浅沟槽隔离(STI)结构以减少应力改善电子迁移，其包括：一半导体基底；一沟槽设置于该半导体基底中；一或多个内衬材料层覆盖于该沟槽表面上；以及，一或多个沟槽填充材料层填充于该沟槽的内衬材料层上，其包括沿半导体基底表面的水平或垂直方向无应力的二氧化硅层。