公开(公告)号：CN105374794A

公开(公告)日：2016-03-02

申请号：CN201410795262.1

申请日：2014-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  傅美惠 ,  林威戎 ,  周友华 ,  许嘉麟 ,  黄宏麟 ,  林士琦

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/28518 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76877 ,  H01L21/76886 ,  H01L21/76889 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53261 ,  H01L23/53266 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种互连结构和形成互连结构的方法。互连结构包括位于衬底上方的接触层；位于接触层上方的介电层，其中，介电层具有开口，开口暴露接触层的部分；位于接触层的暴露部分上方的硅化物层；沿着开口的侧壁的阻挡层；位于阻挡层上方的合金层；位于合金层上方的胶合层以及位于胶合层上方的导电插塞。

公开(公告)号：CN118116925A

公开(公告)日：2024-05-31

申请号：CN202410051170.6

申请日：2024-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许嘉麟 ,  苏郁迪

IPC: H01L27/02 ,  H01L27/092 ,  H01L21/8238

Abstract: 一种阱等离子体诱导损伤保护电路，包括衬底、衬底上并包括n沟道金属氧化物半导体场效应晶体管的p阱区、衬底上且包括p沟道金属氧化物半导体场效应晶体管的n阱区、保护金属氧化物半导体场效应晶体管的漏极/源极区，以及至少一个控制电路。第一导电连接件将所选择的漏极/源极区连接到p阱区和n阱区、第二导电连接件将选择的n沟道金属氧化物半导体场效应晶体管和p沟道金属氧化物半导体场效应晶体管彼此连接、以及第三导电连接件，并且第三导电连接件被配置为将保护金属氧化物半导体场效应晶体管的栅极连接到至少一个控制电路。本申请的实施例还提供了制造半导体器件的方法。

公开(公告)号：CN113178442A

公开(公告)日：2021-07-27

申请号：CN202110336488.5

申请日：2021-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许嘉麟 ,  叶昱宏 ,  苏郁迪 ,  林文杰

IPC: H01L27/02 ,  H01L21/8249

Abstract: 骤回静电放电(ESD)保护电路包括：衬底中的第一阱、晶体管的漏极区、晶体管的源极区、晶体管的栅极区以及嵌入在第一阱中的第二阱。第一阱具有第一掺杂剂类型。漏极区在第一阱中，并且具有不同于第一掺杂剂类型的第二掺杂剂类型。源极区在第一阱中，具有第二掺杂剂类型，并且在第一方向上与漏极区分开。栅极区在第一阱和衬底上方。第二阱嵌入在第一阱中，并且与漏极区的部分相邻。第二阱具有第二掺杂剂类型。本发明的实施例还涉及ESD保护电路及其制造制造骤回ESD保护电路的方法。

公开(公告)号：CN113178430A

公开(公告)日：2021-07-27

申请号：CN202110080133.4

申请日：2021-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李贞儀 ,  许嘉麟

IPC: H01L23/538

Abstract: 本揭露描述一种集成电路的结构，集成电路的结构包括基板、第一金属化层、富氮层、蚀刻停止层以及第二金属化层。第一金属化层位于基板上，且第一金属化层包含嵌入于介电质中的第一导电结构。富氮层形成在介电质内且位于第一导电结构之间。蚀刻停止层位于第一金属化层上并接触部分的第一导电结构及富氮层。第二金属化层位于第一金属化层上方，且第二金属化层包含第二导电结构。第二导电结构接触第一导电结构的剩余部分，而未接触蚀刻停止层。

公开(公告)号：CN115051336A

公开(公告)日：2022-09-13

申请号：CN202210337121.X

申请日：2022-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范根豪 ,  苏郁迪 ,  高字成 ,  蔡明甫 ,  许嘉麟

IPC: H02H9/04 ,  H01L27/02

Abstract: 本申请公开了电源钳位。一种ESD电源钳位器件包括：ESD检测电路；控制电路，与ESD检测电路耦合；场效应晶体管(FET)，与控制电路耦合；以及阻抗元件，与FET耦合。该FET包括：漏极端子，与第一电源节点耦合；栅极端子，与控制电路耦合；源极端子，经由阻抗元件与第二电源节点耦合；以及主体端子，与第二电源节点耦合。

公开(公告)号：CN114924030A

公开(公告)日：2022-08-19

申请号：CN202210136920.0

申请日：2022-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈丽君 ,  杨宜芊 ,  许嘉麟

IPC: G01N33/00 ,  G01N30/02 ,  G01N30/62

Abstract: 本发明实施例涉及在半导体制造设施中检测环境参数的方法。本发明实施例涉及一种半导体制造设施(FAB)。所述FAB包含数个处理工具。所述FAB还包含连接到所述处理工具的采样站。另外，所述FAB包含可拆卸地连接到所述采样站且包括计量模块的检测载具。当所述检测载具连接到所述采样站时，气体样本经由所述采样站从所述处理工具中的一者输送到所述检测载具的所述计量模块以由所述计量模块执行与所述气体样本相关的参数的测量。另外，所述FAB包含控制系统，其经配置以在与来自所述处理工具中的所述一者的所述气体样本相关的所述参数超出与所述处理工具中的所述一者相关联的可接受值的范围时发出警告。

公开(公告)号：CN107123675B

公开(公告)日：2022-05-06

申请号：CN201610915645.7

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏程昶 ,  许嘉麟 ,  陈智城 ,  李显铭

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明的实施例提供了鳍式场效应晶体管(FinFET)。FinFET包括衬底、栅极堆叠件和应变层。该衬底具有半导体鳍。栅极堆叠件设置为横跨半导体鳍。栅极堆叠件包括栅极介电层、功函层和金属填充层。栅极介电层设置在半导体鳍上。功函层设置在栅极介电层上。金属填充层位于功函层上方。过滤层设置在功函层和金属填充层之间以防止或减少扩散原子的穿透。应变层位于栅极堆叠件旁边。过滤层的材料与功函层的材料和金属填充层的材料不同。本发明的实施例还涉及n‑型FinFET、半导体器件和FinFET的制造方法。

公开(公告)号：CN117423702A

公开(公告)日：2024-01-19

申请号：CN202311103855.2

申请日：2023-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许嘉麟 ,  苏郁迪

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本申请的实施例提供了一种集成电路器件及其制造方法。集成电路器件包括定位在衬底的n型掺杂区域中的第一和第二CMOS结构，该第一CMOS结构包括公共栅极端子、第一NMOS体接触点和源极接触点以及第一PMOS体接触点和源极接触点，该第二CMOS结构包括公共漏极端子、第二NMOS体接触点和源极接触点以及第二PMOS体接触点和源极接触点。该IC器件包括：从公共漏极端子到公共栅极端子的第一电连接件；包括二极管的钳位器件；从二极管的阴极到第一PMOS体接触点和源极接触点的第二电连接件；以及从二极管的阳极到第一NMOS体接触点和源极接触点的第三电连接件，并且第二和第三电连接件中的每一个的整体都被定位在衬底和IC器件的第三金属层之间。

公开(公告)号：CN114937983A

公开(公告)日：2022-08-23

申请号：CN202210362090.3

申请日：2022-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许嘉麟 ,  蔡明甫 ,  苏郁迪 ,  陈国基

IPC: H02H9/04

Abstract: 本发明的实施例提供了一种静电放电(ESD)电路及其操作方法。该静电放电电路包括ESD检测电路、钳位电路和ESD辅助电路。ESD检测电路耦合在第一和第二节点之间。第一节点具有第一电压。第二节点具有第二电压。钳位电路包括具有第一栅极、第一漏极、第一源极和第一体端子的第一晶体管。第一栅极通过第三节点至少耦合到ESD检测电路。第一漏极耦合到第二节点。第一源极和第一体端子在第一节点处耦合在一起。ESD辅助电路耦合在第一节点和第三节点之间，并且被配置为在第一节点或第二节点的ESD事件期间将第三节点的第三电压钳位在第一电压处。

公开(公告)号：CN109427873B

公开(公告)日：2022-06-10

申请号：CN201711350056.X

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彦廷 ,  许嘉麟

IPC: H01L29/423 ,  H01L21/28

Abstract: 一种形成半导体器件的方法包括：接收具有衬底、位于衬底上方的栅极沟槽以及位于衬底上方并围绕栅极沟槽的介电层的结构。该方法还包括在栅极沟槽中形成栅极介电层、在栅极沟槽中并且在栅极介电层上方形成阻挡层以及处理阻挡层以使阻挡层的外表面粗糙，得到处理的阻挡层。该方法还包括在处理的阻挡层上方形成n型功函金属层。本发明实施例涉及具有粗糙阻挡层的金属栅极的结构和方法。