-
公开(公告)号：CN108073754B
公开(公告)日：2023-11-07
申请号：CN201710156099.8
申请日：2017-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 本发明实施例提供一种设计布局的方法，所述方法包含：识别所具有的单元高度为最小间距的非整数倍的单元；使用处理器产生平行于顶部边界和底部边界的多个虚拟网格线的有序布置的可能性；并且，将至少两个导电图案放置在多个虚拟网格线上。单元高度由顶部边界和底部边界限定，并且最小间距是基于制造工艺的。多个虚拟网格线通过多个间隔彼此分离，并且顶部边界与多个虚拟网格线的第一虚拟网格线重叠并且底部边界与多个虚拟网格线的第二虚拟网格线重叠。至少一个间隔不同于多个间隔中的另一个间隔。
-
公开(公告)号：CN111950224A
公开(公告)日：2020-11-17
申请号：CN202010150137.0
申请日：2020-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 提供边界单元。确定电路的第一功能单元的边界。沿着所确定的边界的第一部分布置第一多个第一类型伪单元。第一部分在第一方向上延伸。每个第一类型伪单元包括第一预定义尺寸。沿着所确定的边界的第二部分布置第二多个第二类型伪单元。第二部分在第二方向上延伸。每个第二类型伪单元包括第二预定义尺寸。第二预定义尺寸与第一预定义尺寸不同。本发明的实施例还涉及形成边界单元的方法、集成电路以及集成电路装置。
-
公开(公告)号：CN115438606A
公开(公告)日：2022-12-06
申请号：CN202210173580.9
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/33 , G06F30/392
Abstract: 本揭露是有关于验证倾斜布局元件的装置、方法及非暂态计算机可读取媒体。在一些情形中，具有自基础轴倾斜的一侧的倾斜布局元件被侦测。另一些情形中，倾斜布局元件自基础轴倾斜的那侧相对于基础轴的偏移角被决定。在另一些情形中，倾斜布局元件根据偏移角被旋转以获得旋转布局元件。旋转布局元件可具有与基础轴平行或垂直的旋转侧。在另一些情形中，布局校验可以相对于基础轴被执行在旋转布局元件上。
-
公开(公告)号：CN104051271A
公开(公告)日：2014-09-17
申请号：CN201410083556.1
申请日：2014-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , G06F17/50
CPC classification number: G06F17/5072 , G06F2217/12 , H01L29/66795 , H01L29/6681 , Y02P90/265
Abstract: 本发明涉及了一种在FinFET中扩展伪单元插入的工艺，该工艺包括在集成电路（IC）布局中确定空白区域，其中，该空白区域是不包括任何有源鳍和位于最小间隔边界以外的区域，在该空白区域之上应用网格图，其中，该网格图包括位于空白区域内的多个网格，以及通过在多个网格中的每个中设置伪鳍单元来以多个伪鳍单元填充该空白区域，其中，通过计算机执行应用网格图和填充空白区域。
-
Patent Agency Ranking
公开(公告)号：CN111950224B
公开(公告)日：2024-08-27
申请号：CN202010150137.0
申请日：2020-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 提供边界单元。确定电路的第一功能单元的边界。沿着所确定的边界的第一部分布置第一多个第一类型伪单元。第一部分在第一方向上延伸。每个第一类型伪单元包括第一预定义尺寸。沿着所确定的边界的第二部分布置第二多个第二类型伪单元。第二部分在第二方向上延伸。每个第二类型伪单元包括第二预定义尺寸。第二预定义尺寸与第一预定义尺寸不同。本发明的实施例还涉及形成边界单元的方法、集成电路以及集成电路装置。
-
公开(公告)号：CN108122888A
公开(公告)日：2018-06-05
申请号：CN201710599855.4
申请日：2017-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528
CPC classification number: H01L23/5286 , H01L23/5226
Abstract: 一种集成电路的电源网。在电源网中，多个第一电源路径设置在一第一金属层并平行于一第一方向。多个第二电源路径设置在一第二金属层并平行于一第二方向。第一与第二方向互为垂直。多个第三电源路径设置在第一金属层并平行于第一方向。安排在相同直线的第一电源路径是由在第一金属层的多个第一间隙所彼此分离。安排在相同直线的第三电源路径是由在第一金属层的多个第二间隙所彼此分离。每一第一间隙是由两相邻的第三电源路径所包围。每一第二间隙是由两相邻的第一电源路径所包围。第一电源路径是经由第二电源路径而耦接于第三电源路径。
-
公开(公告)号：CN108073754A
公开(公告)日：2018-05-25
申请号：CN201710156099.8
申请日：2017-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072 , G03F1/36 , G06F17/5081 , G06F2217/12 , H01L21/027 , H01L21/76895 , Y02P90/265
Abstract: 本发明实施例提供一种设计布局的方法，所述方法包含：识别所具有的单元高度为最小间距的非整数倍的单元；使用处理器产生平行于顶部边界和底部边界的多个虚拟网格线的有序布置的可能性；并且，将至少两个导电图案放置在多个虚拟网格线上。单元高度由顶部边界和底部边界限定，并且最小间距是基于制造工艺的。多个虚拟网格线通过多个间隔彼此分离，并且顶部边界与多个虚拟网格线的第一虚拟网格线重叠并且底部边界与多个虚拟网格线的第二虚拟网格线重叠。至少一个间隔不同于多个间隔中的另一个间隔。
-
公开(公告)号：CN104051271B
公开(公告)日：2017-03-01
申请号：CN201410083556.1
申请日：2014-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , G06F17/50
CPC classification number: G06F17/5072 , G06F2217/12 , H01L29/66795 , H01L29/6681 , Y02P90/265
Abstract: 本发明涉及了一种在FinFET中扩展伪单元插入的工艺，该工艺包括在集成电路（IC）布局中确定空白区域，其中，该空白区域是不包括任何有源鳍和位于最小间隔边界以外的区域，在该空白区域之上应用网格图，其中，该网格图包括位于空白区域内的多个网格，以及通过在多个网格中的每个中设置伪鳍单元来以多个伪鳍单元填充该空白区域，其中，通过计算机执行应用网格图和填充空白区域。
-
公开(公告)号：CN217468388U
公开(公告)日：2022-09-20
申请号：CN202221408709.1
申请日：2022-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L21/768 , H01L21/762
Abstract: 一种集成电路装置包括一层间介电质(ILD)、包埋于该层间介电质中的一第一塔结构以及包括该层间介电质的围绕该第一塔结构延伸的一部分的一第一环形区。该第一塔结构包括在多个金属层中的多个第一导电图案，以及在所述多个金属层之间的沿着该集成电路装置的一厚度方向的多个第一连通柱。所述多个第一导电图案及所述多个第一连通柱彼此耦接以形成该第一塔结构。所述多个第一导电图案由该第一环形区限制，而不延伸超出该第一环形区。该第一塔结构为一虚设塔结构。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.025 seconds)
