公开(公告)号：CN114649330A

公开(公告)日：2022-06-21

申请号：CN202210191057.9

申请日：2022-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈重辉 ,  陈威志 ,  黄天建 ,  蔡健群 ,  沈瑞滨 ,  余宗欣 ,  张智贤 ,  谢正祥

IPC: H01L27/088 ,  H01L27/02 ,  H01L21/8238

Abstract: 半导体结构包括第一finfet单元和第二finfet单元。第一finfet单元的每个具有根据模拟电路设计规则的模拟鳍边界，并且第二finfet单元的每个具有根据数字电路设计规则的数字鳍边界。半导体结构还包括形成有第一finfet单元的第一电路、形成有第二finfet单元的第二电路以及形成有第一finfet单元中的一个或多个和第二finfet单元中的一个或多个的第三电路。本申请的实施例还涉及制造半导体结构的方法。

公开(公告)号：CN106059560B

公开(公告)日：2019-04-12

申请号：CN201510597824.6

申请日：2015-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐瑛佑 ,  蔡健群 ,  施育男

IPC: H03K19/0175

Abstract: 一种升压器件。本发明公开了一种包括驱动器电路和控制电路的器件。驱动器电路被配置为根据输入信号提供输出信号，并且在第一电压和第二电压下工作。驱动器电路包括被配置为对输出信号的电压电平分别进行上拉和下拉的上拉单元和下拉单元。控制电路被配置为：根据输入信号，选择性地启动上拉单元和下拉单元中的一个，以调整输出信号的电压电平。控制电路还被配置为：根据输出信号的电压电平、第一电压和第二电压，选择性地以电压模式或电流模式驱动上拉单元和下拉单元的其中已被启动的一个。本发明还提供了一种该器件的使用方法。

公开(公告)号：CN108809276A

公开(公告)日：2018-11-13

申请号：CN201711204386.8

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡孟庭 ,  蔡健群 ,  林木山 ,  黄文宏 ,  陈佑齐

IPC: H03K5/14

CPC classification number: H03K5/131 ,  H03K5/133 ,  H03K2005/00058 ,  H03K5/14

Abstract: 本公开实施例提供一种数字控制延迟线。数字控制延迟线包括耦接成一链的多个延迟单元耦接成一链，形成一传输路径以传输一输入信号并将输入信号延迟一第一延迟时间。当在链中的一单一延迟单元操作在一反馈模式、于链中在单一延迟单元之前的延迟单元操作在一传输模式、于链中在单一延迟单元之后的一第一后续延迟单元操作在一待机模式，以及于链中在第一延续延迟单元之后的延迟单元操作在一闲置模式时，形成第一传输路径。当单一延迟单元或一对的延迟单元操作在反馈模式时，在单一延迟单元或是该对的延迟单元之后的后续级的延迟单元操作在待机模式，以防止浮动节点的产生，因而当传输路径改变时则无突波会发生。

公开(公告)号：CN106059560A

公开(公告)日：2016-10-26

申请号：CN201510597824.6

申请日：2015-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐瑛佑 ,  蔡健群 ,  施育男

IPC: H03K19/0175

CPC classification number: H03K19/018521

Abstract: 一种升压器件。本发明公开了一种包括驱动器电路和控制电路的器件。驱动器电路被配置为根据输入信号提供输出信号，并且在第一电压和第二电压下工作。驱动器电路包括被配置为对输出信号的电压电平分别进行上拉和下拉的上拉单元和下拉单元。控制电路被配置为：根据输入信号，选择性地启动上拉单元和下拉单元中的一个，以调整输出信号的电压电平。控制电路还被配置为：根据输出信号的电压电平、第一电压和第二电压，选择性地以电压模式或电流模式驱动上拉单元和下拉单元的其中已被启动的一个。本发明还提供了一种该器件的使用方法。

公开(公告)号：CN222356847U

公开(公告)日：2025-01-14

申请号：CN202420626234.6

申请日：2024-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李胜高 ,  蔡健群

IPC: H10D89/10 ,  H01L23/522

Abstract: 本实用新型公开的一些实施例提供一种半导体装置，其包括排列成多行以及多列的一组外部连接器，其包括多个接收连接器以及多个发射连接器，对应地被配置以向半导体装置输入信息以及从半导体装置输出信息。接收连接器包括多个第一连续接收连接器的一第一接收连接器组以及多个第二连续接收连接器的一第二接收连接器组。发射连接器包括多个第一连续发射连接器的一第一发射连接器组以及多个第二连续发射连接器的一第二发射连接器组。第一接收连接器组、第二接收连接器组、第一发射连接器组、第二发射连接器组以沿着一行方向彼此相对排列。本实用新型还公开一种集成电路装置。