公开(公告)号：CN108121397A

公开(公告)日：2018-06-05

申请号：CN201711034191.3

申请日：2017-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨淑君 ,  林木山 ,  黄文宏

IPC: G06F1/12

Abstract: 电子系统包括第一时钟域的发送电路和第二时钟域的接收电路。当第一时钟域的时钟信号的相位超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的上升沿对数字输入信号重新定时。否则，当第一时钟域的时钟信号的相位不超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的下降沿对数字输入信号重新定时。接收电路从发送电路接收已重新定时的数字输入信号。本发明还提供了异步时钟域的发送电路和接收电路及其数字信号发送方法。

公开(公告)号：CN118039576A

公开(公告)日：2024-05-14

申请号：CN202311839595.5

申请日：2023-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正祥 ,  苑敏学 ,  林木山 ,  鲁又诚

IPC: H01L23/31 ,  G06F1/12 ,  H01L23/538 ,  H01L23/485 ,  H01L25/16 ,  H04L7/033

Abstract: 一种半导体封装件，包括多个半导体芯片。半导体封装件件包括重分布结构。重分布结构可以被配置为将多个半导体芯片彼此电耦合，并且还被配置为传输单个全局时钟信号。跨多个半导体芯片传输的数据可以在单个全局时钟信号所属的时钟域中同步。本申请的实施例还提供了用于操作半导体封装件的方法。

公开(公告)号：CN108121397B

公开(公告)日：2020-09-11

申请号：CN201711034191.3

申请日：2017-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨淑君 ,  林木山 ,  黄文宏

IPC: G06F1/12

Abstract: 电子系统包括第一时钟域的发送电路和第二时钟域的接收电路。当第一时钟域的时钟信号的相位超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的上升沿对数字输入信号重新定时。否则，当第一时钟域的时钟信号的相位不超前于与数字输入信号相关联的时钟信号的相位时，发送电路通过第一时钟域的时钟信号的下降沿对数字输入信号重新定时。接收电路从发送电路接收已重新定时的数字输入信号。本发明还提供了异步时钟域的发送电路和接收电路及其数字信号发送方法。

公开(公告)号：CN108809276A

公开(公告)日：2018-11-13

申请号：CN201711204386.8

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡孟庭 ,  蔡健群 ,  林木山 ,  黄文宏 ,  陈佑齐

IPC: H03K5/14

CPC classification number: H03K5/131 ,  H03K5/133 ,  H03K2005/00058 ,  H03K5/14

Abstract: 本公开实施例提供一种数字控制延迟线。数字控制延迟线包括耦接成一链的多个延迟单元耦接成一链，形成一传输路径以传输一输入信号并将输入信号延迟一第一延迟时间。当在链中的一单一延迟单元操作在一反馈模式、于链中在单一延迟单元之前的延迟单元操作在一传输模式、于链中在单一延迟单元之后的一第一后续延迟单元操作在一待机模式，以及于链中在第一延续延迟单元之后的延迟单元操作在一闲置模式时，形成第一传输路径。当单一延迟单元或一对的延迟单元操作在反馈模式时，在单一延迟单元或是该对的延迟单元之后的后续级的延迟单元操作在待机模式，以防止浮动节点的产生，因而当传输路径改变时则无突波会发生。