公开(公告)号：CN109835865B

公开(公告)日：2022-10-04

申请号：CN201810394969.X

申请日：2018-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李毅家 ,  林志旻 ,  周正三 ,  陈相甫 ,  戴文川 ,  沈靖凯 ,  吴华书 ,  胡凡

IPC: B81B7/00 ,  B81C1/00 ,  B81C3/00

Abstract: 本发明涉及一种微机电系统(MEMS)封装件和一种在晶圆至晶圆接合层级处实现多个MEMS腔体中的压差调节的方法。将包括第一MEMS器件和第二MEMS器件的器件衬底接合至包括第一凹进区和第二凹进区的覆盖衬底。通风沟槽与凹进区横向地间隔开并且位于第二腔体内。密封结构布置在通风沟槽内并且限定与第二腔体流体连通的通风孔。帽布置在通风孔内以密封在与第一腔体的第一气压不同的第二气压处的第二腔体。本发明的实施例还涉及通过硅柱和智能帽实现晶圆级集成MEMS器件。

公开(公告)号：CN115196584A

公开(公告)日：2022-10-18

申请号：CN202210140057.6

申请日：2022-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邓伊筌 ,  沈靖凯 ,  杜荣国

IPC: B81B7/02 ,  B81B7/00 ,  B81C1/00

Abstract: 本发明实施例涉及半导体结构及其制作方法。本发明实施例提供一种半导体结构。所述半导体结构包含第一衬底、半导体层、第二衬底及共晶密封结构。所述半导体层在所述第一衬底上方。所述半导体层具有至少部分穿过所述半导体层的腔。所述第二衬底在所述半导体层上方。所述第二衬底具有贯穿孔。所述共晶密封结构在所述第二衬底上且覆盖所述贯穿孔。所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。本发明实施例还提供一种用于制作半导体结构的方法。

公开(公告)号：CN109835865A

公开(公告)日：2019-06-04

申请号：CN201810394969.X

申请日：2018-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李毅家 ,  林志旻 ,  周正三 ,  陈相甫 ,  戴文川 ,  沈靖凯 ,  吴华书 ,  胡凡

IPC: B81B7/00 ,  B81C1/00 ,  B81C3/00

Abstract: 本发明涉及一种微机电系统(MEMS)封装件和一种在晶圆至晶圆接合层级处实现多个MEMS腔体中的压差调节的方法。将包括第一MEMS器件和第二MEMS器件的器件衬底接合至包括第一凹进区和第二凹进区的覆盖衬底。通风沟槽与凹进区横向地间隔开并且位于第二腔体内。密封结构布置在通风沟槽内并且限定与第二腔体流体连通的通风孔。帽布置在通风孔内以密封在与第一腔体的第一气压不同的第二气压处的第二腔体。本发明的实施例还涉及通过硅柱和智能帽实现晶圆级集成MEMS器件。

公开(公告)号：CN114512414A

公开(公告)日：2022-05-17

申请号：CN202011285090.5

申请日：2020-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡文景 ,  沈靖凯 ,  邓伊筌 ,  杜荣国 ,  梁其翔

IPC: H01L21/66

Abstract: 本发明实施例涉及测试结构及其制造方法，利用测试结构的半导体结构测试方法。本揭露提供一种半导体结构测试方法，其包含步骤：形成测试结构；将静电力形成于所述测试结构的多晶硅结构；以及测量所述多晶硅结构的电容值。在形成所述测试结构时，其包含步骤：提供第一衬底，其具有第一表面；将第一沟槽形成于所述第一衬底的所述第一表面；将多晶硅结构形成于所述第一沟槽；以及将第二沟槽形成于所述第一衬底的所述第一表面，在侧视角度上使所述多晶硅结构悬空于所述第二沟槽内。本揭露还包含所述测试结构以及所述测试结构的制造方法。

公开(公告)号：CN115196584B

公开(公告)日：2025-03-28

申请号：CN202210140057.6

申请日：2022-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邓伊筌 ,  沈靖凯 ,  杜荣国

IPC: B81B7/02 ,  B81B7/00 ,  B81C1/00

Abstract: 本发明实施例涉及半导体结构及其制作方法。本发明实施例提供一种半导体结构。所述半导体结构包含第一衬底、半导体层、第二衬底及共晶密封结构。所述半导体层在所述第一衬底上方。所述半导体层具有至少部分穿过所述半导体层的腔。所述第二衬底在所述半导体层上方。所述第二衬底具有贯穿孔。所述共晶密封结构在所述第二衬底上且覆盖所述贯穿孔。所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。本发明实施例还提供一种用于制作半导体结构的方法。

公开(公告)号：CN106542491A

公开(公告)日：2017-03-29

申请号：CN201610683335.7

申请日：2016-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴文川 ,  亚历山大·卡尔尼茨基 ,  黄信锭 ,  陈相甫 ,  李久康 ,  沈靖凯

IPC: B81B3/00 ,  B81C1/00

CPC classification number: B81B3/0013 ,  B81B2203/0127 ,  B81B3/0002 ,  B81B3/001 ,  B81B3/0072 ,  B81C1/00134 ,  B81C1/0065 ,  B81C1/00666

Abstract: 一种半导体器件包括衬底和接近衬底的可移动膜。该半导体器件还包括位于衬底上方且从衬底的表面朝着可移动膜突出的台。台包括配置为从膜接收碰撞力的撞击部分和位于撞击部分下方的混合应力缓冲件，其中，混合应力缓冲件包括通过硬度不同可分辨的至少两层。本发明实施例涉及半导体器件及其制造方法。