一种集成电路结构及制造方法

    公开(公告)号:CN1728383A

    公开(公告)日:2006-02-01

    申请号:CN200510079599.3

    申请日:2005-06-23

    CPC classification number: H01L21/823481 H01L21/823475

    Abstract: 本发明提供一种集成电路结构及制造方法,包括:在半导体衬底上形成隔离场区域;在衬底表面上形成栅电介质层;在栅电介质层上形成栅电极;形成光刻胶且覆盖于主动区域上;选择性地蚀刻虚拟图案;选择性地蚀刻虚拟衬底;接着移除光刻胶;在沿着该栅电极与该栅电介质层的相对边墙上形成一对间隙壁;在衬底表面上形成源极和漏极;在栅电极、源极和汲极上形成硅化金属;随后形成内层电介质层;接着形成一接触开口及金属线路。本发明利用CMP平坦化处理,其并不会在金属线路与虚拟图案之间伴随增加寄生电容。

    一种集成电路结构及制造方法

    公开(公告)号:CN100449757C

    公开(公告)日:2009-01-07

    申请号:CN200510079599.3

    申请日:2005-06-23

    CPC classification number: H01L21/823481 H01L21/823475

    Abstract: 本发明提供一种集成电路结构及制造方法,包括:在半导体衬底上形成隔离场区域;在衬底表面上形成栅电介质层;在栅电介质层上形成栅电极;形成光刻胶且覆盖于主动区域上;选择性地蚀刻虚拟图案;选择性地蚀刻虚拟衬底;接着移除光刻胶;在沿着该栅电极与该栅电介质层的相对边墙上形成一对间隙壁;在衬底表面上形成源极和漏极;在栅电极、源极和漏极上形成硅化金属;随后形成内层电介质层;接着形成一接触开口及金属线路。本发明利用CMP平坦化处理,其并不会在金属线路与虚拟图案之间伴随增加寄生电容。

Patent Agency Ranking