公开(公告)号：CN109860183A

公开(公告)日：2019-06-07

申请号：CN201810825543.5

申请日：2018-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张长昀 ,  张铭庆 ,  古淑瑗

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明的实施例提供了半导体器件及其形成方法。第一FinFET器件包括在顶视图中在第一方向上延伸的第一鳍结构。第二FinFET器件包括在顶视图中在第一方向上延伸的第二鳍结构。第一FinFET器件和第二FinFET器件是不同类型的FinFET器件。在顶视图中多个栅极结构在第二方向上延伸。第二方向不同于第一方向。每个栅极结构部分地包裹在第一鳍结构和第二鳍结构周围。在第一FinFET器件和第二FinFET器件之间设置介电结构。介电结构将每个栅极结构切割成用于第一FinFET器件的第一区段和用于第二FinFET器件的第二区段。介电结构位于相比于第二FinFET器件更靠近第一FinFET器件的位置。

公开(公告)号：CN105702568A

公开(公告)日：2016-06-22

申请号：CN201610072794.1

申请日：2010-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖忠志 ,  张长昀

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/3213 ,  H01L21/336 ,  G11C11/412

Abstract: 本发明提供一种静态随机存取存储器与半导体装置的制造方法,该静态随机存取存储器的制造方法包括提供一基板；于基板上,形成一第一虚拟图案；沿着第一虚拟图案的至少一侧壁,形成一第一间隙壁；移除第一虚拟图案；以及借由移除未被第一间隙壁覆盖的部分上述基板,形成静态随机存取存储器的一第一鳍状物。本发明的优点在于不受光刻工艺的固有限制的局限,而能够缩减结构的尺寸。

公开(公告)号：CN103219340A

公开(公告)日：2013-07-24

申请号：CN201210192137.2

申请日：2012-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  张长昀 ,  张志豪 ,  陈欣志 ,  张开泰 ,  谢铭峰 ,  吕奎亮 ,  林以唐

IPC: H01L27/085 ,  H01L21/762

CPC classification number: H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种半导体结构。该半导体结构包括半导体衬底；形成在半导体衬底中的隔离部件；形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一有源区和第二有源区在第一方向延伸并且通过所述隔离部件彼此分隔；以及设置在隔离部件上的伪栅极，其中所述伪栅极在第一方向从一侧延伸至所述第一有源区并且从另一侧延伸至所述第二有源区。本发明还公开了用于具有线端延长的晶体管的结构和方法。

公开(公告)号：CN102074572B

公开(公告)日：2013-01-30

申请号：CN201010528793.6

申请日：2010-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 袁锋 ,  李宗霖 ,  陈宏铭 ,  张长昀

IPC: H01L29/06 ,  H01L29/78 ,  H01L27/088 ,  H01L21/762

CPC classification number: H01L21/76224 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211

Abstract: 一种集成电路结构，包括一基底，其具有一第一部分于一第一元件区中与一第二部分于一第二元件区中；以及两个隔离区于该第一元件区中且于该基底上。所述两个隔离区包括一第一介电材料其具有一第一k值。一半导体条介于所述两个隔离区之间并与所述两个隔离区邻接，随着该半导体条的一顶部部分形成一半导体鳍状物于所述两个隔离区的顶部表面上。一额外的隔离区于该第二元件区中且于该基底上。该额外的隔离区包括一第二介电材料其具有大于该第一k值的一第二k值。通过使用低介电常数材料来形成元件内浅沟槽隔离区，减少了鳍式场效应晶体管的寄生栅极电容并且增加分别的鳍式场效应晶体管的速度。

公开(公告)号：CN102148199A

公开(公告)日：2011-08-10

申请号：CN201010206632.5

申请日：2010-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖忠志 ,  张长昀

IPC: H01L21/8244 ,  H01L21/336 ,  H01L21/28 ,  H01L27/11

CPC classification number: H01L21/823807 ,  G11C11/412 ,  H01L21/0337 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/823821 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/66545 ,  H01L29/66795

Abstract: 本发明提供一种静态随机存取存储器与半导体装置的制造方法，该静态随机存取存储器的制造方法包括提供一基板；于基板上，形成一第一虚拟图案；沿着第一虚拟图案的至少一侧壁，形成一第一间隙壁；移除第一虚拟图案；以及借由移除未被第一间隙壁覆盖的部分上述基板，形成静态随机存取存储器的一第一鳍状物。本发明的优点在于不受光刻工艺的固有限制的局限，而能够缩减结构的尺寸。

公开(公告)号：CN102054705A

公开(公告)日：2011-05-11

申请号：CN201010521174.4

申请日：2010-10-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峯 ,  李宗霖 ,  张长昀

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823431 ,  H01L21/845

Abstract: 本发明提供一种形成集成电路结构的方法，该方法包含：提供半导体基板；提供第一、第二、及第三微影掩模；形成第一掩模层于该半导体基板上；借由该第一掩模层对该半导体基板进行第一蚀刻以定义出有源区域；形成第二掩模层于该半导体基板及该有源区域上；形成第三掩模层于该第二掩模层之上，其中该第三掩模层的图案利用该第三微影掩模所定义出，且所述多个掩模带中央部分被该第三掩模层的开口所暴露出，而所述多个掩模带的末端部分被该第三掩模层所遮蔽；以及，借由该第三掩模层的开口对该半导体基板进行第二蚀刻。本发明的鳍片及鳍式场效晶体管的源极/漏极接触焊盘同时形成，因此可增加产品的工艺速率及产量，并可降低工艺成本。

公开(公告)号：CN112992788B

公开(公告)日：2025-01-14

申请号：CN202011481766.8

申请日：2020-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许昶志 ,  尤志豪 ,  张长昀 ,  曹修豪 ,  彭裕钧

IPC: H10D84/03 ,  H10D84/83 ,  H01L21/66 ,  H01L21/67

Abstract: 控制半导体器件的栅极形成的方法包括：获得栅极临界尺寸(CD)和用于形成栅极沟槽的蚀刻方案之间的相关性；测量目标晶圆上的栅极CD；基于校正和测量的栅极CD确定蚀刻方案；以及对目标晶圆实施蚀刻工艺以利用确定蚀刻方案形成栅极沟槽。本申请的实施例还涉及制造半导体器件的系统。

公开(公告)号：CN113130397A

公开(公告)日：2021-07-16

申请号：CN202110103244.2

申请日：2021-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴琬瑶 ,  温明璋 ,  张长昀

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本申请说明半导体结构的形成方法，其包括：形成栅极结构于基板上；形成层间介电结构以围绕栅极结构；以及形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，其中第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，以及形成第二开口于第一开口上。沉积介电层后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。

公开(公告)号：CN113013159A

公开(公告)日：2021-06-22

申请号：CN202011298209.2

申请日：2020-11-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈耿尧 ,  张长昀 ,  温明璋

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本文描述的实施例针对用于减轻由图案化的栅极结构产生的边缘电容的方法。该方法包括在设置在基板上的鳍结构上形成栅极结构；在栅极结构中形成开口以将栅极结构划分为第一部分和第二部分，其中第一部分和第二部分通过开口间隔开。该方法还包括在开口中形成填充结构，其中形成填充结构包括在开口中沉积氮化硅衬垫以覆盖开口的侧壁表面，以及在氮化硅衬垫上沉积氧化硅。本申请的实施例还包括一种半导体结构。

公开(公告)号：CN109860183B

公开(公告)日：2021-03-16

申请号：CN201810825543.5

申请日：2018-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张长昀 ,  张铭庆 ,  古淑瑗

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明的实施例提供了半导体器件及其形成方法。第一FinFET器件包括在顶视图中在第一方向上延伸的第一鳍结构。第二FinFET器件包括在顶视图中在第一方向上延伸的第二鳍结构。第一FinFET器件和第二FinFET器件是不同类型的FinFET器件。在顶视图中多个栅极结构在第二方向上延伸。第二方向不同于第一方向。每个栅极结构部分地包裹在第一鳍结构和第二鳍结构周围。在第一FinFET器件和第二FinFET器件之间设置介电结构。介电结构将每个栅极结构切割成用于第一FinFET器件的第一区段和用于第二FinFET器件的第二区段。介电结构位于相比于第二FinFET器件更靠近第一FinFET器件的位置。