一种可提高画面解析度的立体显示设备及其制造方法

    公开(公告)号:CN102854678A

    公开(公告)日:2013-01-02

    申请号:CN201210335706.4

    申请日:2012-09-11

    Abstract: 本发明提供了一种可提高画面解析度的立体显示设备及其制造方法。该立体显示设备包括:多条栅极线;多条数据线,数据线与栅极线位于不同的平面,且第二方向与第一方向彼此正交;以及中间介质层,设置于栅极线与数据线之间,包括第一介质部和第二介质部,第一介质部与第二介质部分别位于栅极线的相对两侧,两介质部间还具有一容置空间,该容置空间填充有一低k材料,以降低栅极线与数据线间的寄生电容。采用本发明,在该中间介质层的部分区域开设一容置空间,进而利用低k材料来填充该容置空间,以降低栅极扫描线与源极数据线之间的寄生电容,减小数据线上的RC延迟,提升设备的性能和图像显示质量。

    薄膜晶体管
    2.
    发明公开
    薄膜晶体管 审中-实审

    公开(公告)号:CN115810671A

    公开(公告)日:2023-03-17

    申请号:CN202310062040.8

    申请日:2023-01-19

    Abstract: 本发明公开了一种薄膜晶体管,包括底栅极、半导体层、顶栅极、第一辅助导电图案、源极及漏极。半导体层包括第一半导体区、第二半导体区、第一重掺杂区、第二重掺杂区、第三重掺杂区、第一浅掺杂区、第二浅掺杂区及第三浅掺杂区。第一重掺杂区位于第一半导体区与第二半导体区之间。第一重掺杂区及第二重掺杂区分别位于第一半导体区的两侧。第一重掺杂区及第三重掺杂区分别位于第二半导体区的两侧。第一浅掺杂区位于第一重掺杂区与第一半导体区之间。第二浅掺杂区位于第一半导体区与第二重掺杂区之间。第三浅掺杂区位于第二半导体区与第一重掺杂区之间。第二半导体区的两端分别直接地连接第三重掺杂区及第三浅掺杂区。顶栅极电性连接至底栅极。源极及漏极分别电性连接至半导体层的第三重掺杂区及第二重掺杂区。

    像素结构
    4.
    发明公开

    公开(公告)号:CN105762156A

    公开(公告)日:2016-07-13

    申请号:CN201610308126.4

    申请日:2016-05-11

    Abstract: 本发明公开一种像素结构,包括第一像素单元、第二像素单元、第一绝缘层以及共用电极。第一像素单元配置于基板上,包括第一漏极与第一像素电极。第二像素单元配置于基板上,包括第二漏极与第二像素电极。第一绝缘层覆盖第一漏极与第二漏极。第一像素电极与第二像素电极配置于第一绝缘层上,第一绝缘层具有暴露第一漏极的一第一接触窗开口与暴露第二漏极的一第二接触窗开口。共用电极配置于第一绝缘层上且与第一像素电极与第二像素电极电性绝缘,共用电极具有共用开口,在基板的垂直投影上,第一接触窗开口与第二接触窗开口均落在共用开口的范围内。

    薄膜晶体管
    5.
    发明公开
    薄膜晶体管 审中-实审

    公开(公告)号:CN118198142A

    公开(公告)日:2024-06-14

    申请号:CN202410394377.3

    申请日:2024-04-02

    Abstract: 本发明公开了一种薄膜晶体管,包括半导体层、栅绝缘层、栅极、第一端及第二端。半导体层具有依序排列的第一重掺杂区、第一轻掺杂区、第一本征区、第二轻掺杂区、第二本征区、第三轻掺杂区及第二重掺杂区。栅极包括第一导电图案及第二导电图案。第一导电图案具有第一部、第二部及开口部。第一导电图案的第一部遮蔽第一本征区。第一导电图案的第二部遮蔽第二本征区。第一导电图案的开口部重叠于第二轻掺杂区。第二导电图案覆盖第一导电图案。第二导电图案具有延伸至第一导电图案外且分别位于第一导电图案之相对两侧的第一部及第二部。第二导电图案的第一部及第二部分别遮蔽第一轻掺杂区及第三轻掺杂区。第一端及第二端分别电性连接至第一重掺杂区及第二重掺杂区。

    对向基板
    6.
    发明授权

    公开(公告)号:CN111627326B

    公开(公告)日:2022-02-22

    申请号:CN202010325828.X

    申请日:2020-04-23

    Abstract: 本发明公开一种对向基板,其包括基板、多个第一遮光图案、多个第二遮光图案、平坦层以及多个支撑件。多个支撑件位于对向基板的多个主要支撑区域以及多个次要支撑区域中。多个第一遮光图案分别沿第一方向延伸,其中多个第一遮光图案的材料包括有机材料。多个第二遮光图案分别沿第二方向延伸,其中多个第二遮光图案的材料包括金属。多个第一遮光图案与多个第二遮光图案分别位于平坦层的相对侧。或者,多个第一遮光图案与多个第二遮光图案位于平坦层的同一侧,且平坦层具有分别与位于多个次要支撑区域中的多个支撑件重叠的多个开口。

    对向基板
    7.
    发明公开

    公开(公告)号:CN111627326A

    公开(公告)日:2020-09-04

    申请号:CN202010325828.X

    申请日:2020-04-23

    Abstract: 本发明公开一种对向基板,其包括基板、多个第一遮光图案、多个第二遮光图案、平坦层以及多个支撑件。多个支撑件位于对向基板的多个主要支撑区域以及多个次要支撑区域中。多个第一遮光图案分别沿第一方向延伸,其中多个第一遮光图案的材料包括有机材料。多个第二遮光图案分别沿第二方向延伸,其中多个第二遮光图案的材料包括金属。多个第一遮光图案与多个第二遮光图案分别位于平坦层的相对侧。或者,多个第一遮光图案与多个第二遮光图案位于平坦层的同一侧,且平坦层具有分别与位于多个次要支撑区域中的多个支撑件重叠的多个开口。

    主动元件基板及其驱动方法

    公开(公告)号:CN111007687A

    公开(公告)日:2020-04-14

    申请号:CN201911257856.6

    申请日:2019-12-10

    Inventor: 吕思慧 郭威宏

    Abstract: 本发明公开了一种主动元件基板,包括基板、第一至第三扫描线、第一数据线、第二数据线、第一主动元件以及第一像素电极。第一扫描线、第二扫描线及第三扫描线实质上沿第一方向延伸。第一数据线以及第二数据线沿第二方向延伸。第一主动元件包括第一栅极、第二栅极、第一半导体图案层、第一源极以及第一漏极。第一栅极与第一扫描线电性连接。第二栅极与第二扫描线电性连接。第一扫描线与第二扫描线传递不同驱动信号。第一源极与第一数据线电性连接。第一像素电极与第一主动元件的第一漏极电性连接。

    像素结构的制造方法及其结构

    公开(公告)号:CN103383989B

    公开(公告)日:2016-01-27

    申请号:CN201310174068.7

    申请日:2013-05-13

    Inventor: 吕思慧 李明贤

    Abstract: 一种像素结构的制造方法,其至少包括下列步骤。于基板上形成图案化半导体层,且形成绝缘层覆盖图案化半导体层。形成图案化金属层于绝缘层上,再形成第一介电层覆盖图案化金属层。接着进行低温退火工艺,再进行等离子处理工艺。于等离子处理工艺之后,形成第二介电层覆盖第一介电层。形成第三介电层覆盖第二介电层。形成漏极与源极于第三介电层上,其中漏极与源极与图案化半导体层接触。形成保护层于漏极与源极上。形成像素电极于保护层上,且像素电极与漏极接触。本发明亦提出一种像素结构由上述像素结构的制造方法所制成。

Patent Agency Ranking