-
公开(公告)号：CN119689225A
公开(公告)日：2025-03-25
申请号：CN202510206485.8
申请日：2025-02-25
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明属于超大规模集成电路测试技术领域，公开了一种基于神经网络的TSV测试分组方法，通过自设计神经网络和损失函数结合的方法，将测试约束写入损失函数，利用梯度下降方法不断优化权重以求解固定测试分组数下的具体测试分组方案；并利用改进二分法求解最小测试分组数，提高了分组算法的鲁棒性。通过实验分析证明本发明所提方法，在不规则TSV布局下分组的精确度、运行效率都表现优异。
-
公开(公告)号：CN119826995A
公开(公告)日：2025-04-15
申请号：CN202510329740.8
申请日：2025-03-20
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种温度传感器，包括：带隙电路，减法器，加法器，DAC模块，比较器以及SAR逻辑模块；带隙电路产生与温度成负相关的两个电压，将该两个电压输入至减法器，产生电压kΔVBE，k表示减法器的比例系数，将VBE2与kΔVBE输入至加法器，产生与温度无关的电压，将加法器输出的电压输入至DAC模块进行数模转换，得到DAC模块输出的电压VDAC，将VDAC与kΔVBE输出至比较器的输入端进行比较，比较器将比较结果输出至SAR逻辑模块中，SAR逻辑模块输出控制信号至DAC模块中，同时输出数字编码。
-
公开(公告)号：CN120074472A
公开(公告)日：2025-05-30
申请号：CN202510098927.1
申请日：2025-01-22
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K5/24
Abstract: 本发明公开了一种飞秒级时间比较器，包括：时间比较前端，第一、第二压控延迟线和时间比较器；将信号START和STOP输入给时间比较前端，产生相应的电压V1和V2，并将V1接入第一压控延迟线，将V2接入第二压控延迟线，两个压控延迟线由外部采样时钟信号CLK触发，第一压控延迟线产生信号T1，第二压控延迟线产生信号T2，时间比较器检测T1和T2到达高电平时间的先后并输出数字信号。相较于现有时间比较器结构，本发明可鉴别的时间精度达到10fs以内。
-
公开(公告)号：CN119224550B
公开(公告)日：2025-03-18
申请号：CN202411732755.0
申请日：2024-11-29
Applicant: 南京邮电大学
IPC: G01R31/3185 , G06N3/04 , G06N3/084
Abstract: 本发明公开了一种基于人工神经网络的集成电路扫描链诊断方法及系统，该方法首先为集成电路扫描链中的每个扫描触发器注入随机的stuck at‑0和stuck at‑1两种故障，其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期；然后执行自动测试向量生成，得到包含故障信息的pattern报告和对应的仿真日志；最后通过pattern报告和仿真日志得到整数故障向量和标签向量，将整数故障向量和标签向量输入到人工神经网络中进行训练和验证，通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。本发明生成随机周期故障，剔除异常数据，使用人工神经网络模型，有效减少人为误判和漏检的风险，实现精准预测。
-
公开(公告)号：CN119959742A
公开(公告)日：2025-05-09
申请号：CN202510452840.X
申请日：2025-04-11
Applicant: 南京邮电大学
Abstract: 本发明公开了一种用于MIV故障测试的内建自测试电路及MIV故障测试方法，该电路用于在测试模式下检测单片三维集成电路底层与顶层之间的待测MIV阵列，包括测试控制器、地址解码模块、向量发生器、数据传送装置、故障诊断模块和故障定位模块，其中向量发生器用于产生长度为N的1/0序列、0/1序列、00/11序列和11/00序列的测试向量。本发明能够通过两组测试向量快速切换，检测复杂分布的MIV中的开路故障、固定故障、延迟故障和可能出现的短路故障，并对故障MIV进行精确定位。
-
Patent Agency Ranking
公开(公告)号：CN118072805B
公开(公告)日：2024-08-13
申请号：CN202410472375.1
申请日：2024-04-19
Applicant: 南京邮电大学
IPC: G11C29/12 , G06N3/0464 , G06N3/048 , G06N3/092
Abstract: 本发明公开了一种存储器测试分组与调度的方法及系统，该方法首先根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；然后使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；该强化学习模型根据存储器的测试功耗和测试时间设置奖励函数；本发明既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间。
-
公开(公告)号：CN119920757A
公开(公告)日：2025-05-02
申请号：CN202510295860.0
申请日：2025-03-13
Applicant: 南京邮电大学
IPC: H01L21/768 , H01L21/66
Abstract: 本发明公开了一种三维集成电路硅通孔的故障修复方法及系统，该方法首先建立由n×n个开关单元组成的开关矩阵，然后与n×n个硅通孔和n个冗余硅通孔连接，组成硅通孔修复电路，在定位故障硅通孔的位置后，将故障硅通孔作为起点，冗余硅通孔作为终点，进行起点和终点间的路径规划，最后按照规划的路径进行对故障硅通孔进行修复。本发明在不显著增加硬件与延迟开销的条件下，提升TSV修复效率与灵活性。
-
公开(公告)号：CN119886040A
公开(公告)日：2025-04-25
申请号：CN202510373332.2
申请日：2025-03-27
Applicant: 南京邮电大学
IPC: G06F30/396 , G06F30/398 , G06F117/10
Abstract: 本发明公开了一种基于分层区域划分和缓冲器插入的时钟树综合优化方法及系统，该方法通过分层插入缓冲器的方式进行时钟树综合优化，首先将所有寄存器作为基础单元对电路进行矩形区域切割并在几何中心点插入底层缓冲器，然后将上一层缓冲器作为基础单元，利用菱形网格划分方法对电路区域进行划分并在几何中心点插入中层缓冲器，最后按照H树结构插入顶层缓冲器；在插入缓冲器之后通过动态调整缓冲器的位置，实现全局时钟树的延迟最小化和偏斜控制，同时有效减少缓冲器数量，降低功耗，提升设计效率。
-
公开(公告)号：CN119780685A
公开(公告)日：2025-04-08
申请号：CN202510294397.8
申请日：2025-03-13
Applicant: 南京邮电大学
IPC: G01R31/3183
Abstract: 本发明公开了一种基于决策树的自动测试向量生成方法及系统，该方法首先提取待测电路的节点特征数据，然后利用训练好的决策树模型得到计算每个逻辑门的回溯置信度，回溯置信度是决策树模型对逻辑门在回溯路径中成功传播故障的预测概率值；最后选择回溯置信度高的逻辑门作为节点添加到回溯路径中，根据回溯路径生成测试向量。本发明能够有效减少测试向量的数量，降低故障检测的时间复杂度，解决了传统方法中回溯频率高、资源消耗大及噪声数据干扰等问题。
-
公开(公告)号：CN119780684A
公开(公告)日：2025-04-08
申请号：CN202510289283.4
申请日：2025-03-12
Applicant: 南京邮电大学
IPC: G01R31/3183 , G01R31/3185
Abstract: 本发明公开了一种基于专用链诊断向量的扫描链故障定位方法及系统，该方法首先通过链测试确定待测的功能电路扫描链中存在的故障类型，然后针对每一位触发器生成对应的专用链诊断向量，其中，该触发器及其下游触发器对应位置，根据所述故障类型设置为故障值；调整功能电路输入值，使得该触发器的上一位触发器捕获到故障值的相反值；最后利用所述专用链诊断向量进行扫描链故障测试，得到发生故障的触发器位置。本发明通过生成针对每一位扫描触发器的专用链诊断向量，并结合电路逻辑分析，能够更加准确地定位扫描链中的故障位置。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.017 seconds)
