-
公开(公告)号：CN113128675B
公开(公告)日：2023-12-26
申请号：CN202110431741.5
申请日：2021-04-21
Applicant: 南京大学
Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法，利用SNN基于事件驱动的特性，通过硬件来实现SNN中的卷积计算，为图像分割中的SNN提出了一种有效的卷积调度方法；该方法通过FIFO缓存输入的神经元状态，并送入“1”过滤器实现有效状态的过滤，避免无效状态参与计算，提高计算效率，且无需乘法计算；根据数据流特点，特殊考虑并行存储结构，使用较少的存储资源达到并行存储，以适配计算单元的高并行算力；计算过程中每个time step的结果原位存回，提高存储资源利用率；最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算，支持64路并行计算；该方法提高了神经网络中卷积计算的性能，降低计算复杂度和功耗，同时具有较高灵活性。
-
公开(公告)号：CN111723336B
公开(公告)日：2023-01-24
申请号：CN202010486502.5
申请日：2020-06-01
Applicant: 南京大学
Abstract: 本发明提出了一种采用循环迭代方式的基于cholesky分解的任意阶矩阵求逆硬件加速系统，包括DSP核，外部DDR存储器，AXI接口，主控制器、双DMA控制器、SRAM存储器、PE运算阵列及矩阵求逆运算模块；所述矩阵求逆模块包括cholesky分解，三角矩阵求逆和三角矩阵乘法三个子运算模块，三个子模块使用相同的数据存储方式；采用循环迭代的方法代替传统的乘累加计算，求解cholesky分解的结果以及三角矩阵的逆矩阵，降低了读写数据时的寻址复杂度；采用一种适用于三角矩阵的新型矩阵乘法算法，缩短了矩阵乘法的计算时间；本发明支持4至256阶中任意阶数复数矩阵的求逆运算，具有硬件复杂度低，存储资源利用率高的特点，实现了高阶高性能的设计目标。
-
公开(公告)号：CN113612575B
公开(公告)日：2022-10-18
申请号：CN202110737035.3
申请日：2021-06-30
Applicant: 南京大学
Abstract: 本发明提出了一种面向Wimax协议的QC‑LDPC译码器译码方法及系统，基于提出的面向Wimax协议的QC‑LDPC译码器，利用存储的QC‑LDPC校验矩阵信息，简化了译码器的译码计算复杂度，同时节省了硬件计算资源。其中，译码过程采用基于Offset Min‑sum的行分层译码算法作为译码方法，使得硬件兼容性更广、且具备易于实现的优点。通过流水化设计，对校验矩阵信息读取、映射，实现了高效流水LDPC译码；最终可支持IEEE 802.16e通信协议下，1/2码率19种码长的LDPC译码运算；因此本发明具有硬件复杂度低，存储资源利用率高的特点，以及可实现高吞吐率LDPC译码运算。
-
公开(公告)号：CN112199317B
公开(公告)日：2022-10-18
申请号：CN202011163715.0
申请日：2020-10-27
Applicant: 南京大学
Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法，能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括：RISCV处理器总线接口，该RISCV处理器采用自定义的ICB总线协议；Flash存储器总线接口，该Flash存储器采用SPI总线协议；ICB控制模块，用来对RISCV处理器发起的总线事务进行处理；SPI总线模块，用来对Flash存储器发起总线事务请求；ICB‑SPI交互模块，用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下，保证了整个系统的工作效率。与传统的桥接模块相比，本发明不需要异步FIFO完成跨时钟域信号处理，能够减少桥接模块的面积消耗。
-
公开(公告)号：CN110350932B
公开(公告)日：2021-06-18
申请号：CN201910596448.7
申请日：2019-07-03
Applicant: 南京大学
Abstract: 本发明设计了一种功能可扩展的外差式结构高频宽带接收机，该系统包括：单片机、电源模块、低噪声前置放大器模块、混频器模块、本振信号源模块、中频滤波器模块、数字衰减AGC模块、有效值检波模块、相位鉴频器和包络检波电路模块。有益效果：各个模块采用分立的标准接口设计，具有较高的可拆卸和可拓展性，系统预留了多个测量端口和拓展点，用户可根据实际需求调整已有模块或增加新电路模块，可方便地进行二次开发和性能优化，满足对于突发事件的极端情况中，特定场景或特定信号的专用性设计。
-
Patent Agency Ranking
公开(公告)号：CN1544413A
公开(公告)日：2004-11-10
申请号：CN200310106399.3
申请日：2003-11-24
Applicant: 南京大学
IPC: C07C69/587 , C07C67/08 , C07C67/58 , C07C67/48
Abstract: 一种从绿色巴夫藻制备和纯化二十碳五烯酸甲酯的方法，它是将绿色巴夫藻冻干藻粉加入浓度为5％的氯乙酰－甲醇，充氮气后密闭，于80－100℃下反应0.5～2小时，冷却至室温，分别加入同等体积的重蒸馏水和正己烷，振荡萃取，萃取数次，合并萃取液后，在氮气保护下蒸去正己烷，得到脂肪酸甲酯，然后用涂银硅胶柱进行层析，用丙酮－正己烷溶液梯度洗脱，合并含二十碳五烯酸甲酯纯度高于95％的洗脱液，在氮气保护下，蒸去丙酮和正己烷，即得二十碳五烯酸甲酯，纯度高于95％。本发明的方法简单易行，成本低，二十碳五烯酸甲酯的纯度高
-
公开(公告)号：CN113269317B
公开(公告)日：2024-05-31
申请号：CN202110400723.0
申请日：2021-04-14
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0464 , G06N3/049 , G06N3/08
Abstract: 本发明提出一种脉冲神经网络计算阵列，可以支持卷积——池化的连续运算，可以支持脉冲神经网络的并行推理运算，提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇，每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接，脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中，膜电位累加器用于对输入的脉冲序列进行累加运算；脉冲发射器根据累加器输入的膜电位，判断是否向下一级发射脉冲；池化缓冲区对脉冲发射器的脉冲进行计数和缓存；池化比较器对缓冲区的输入进行比较运算。
-
公开(公告)号：CN113885832A
公开(公告)日：2022-01-04
申请号：CN202111158887.3
申请日：2021-09-30
Applicant: 南京大学
Abstract: 本发明提出了一种基于CORDIC的可重构计算引擎，属于SoC架构下的IP核设计领域。针对目前5G通信、人工智能加速领域对复杂函数的需求，本发明提供了一种基于CORDIC的可重构计算引擎，通过分析复杂函数的数学特征及表达式转换，并利用各种CORDIC算子的特性，将29种复杂数学函数高效映射到10个CORDIC算子上。重构控制器通过指令接口接受配置指令，为不同的复杂函数重构特定的数据通路，并控制数据的流水化计算，最终输出相应复杂函数计算的结果。本发明提出的基于CORDIC的可重构计算引擎具有硬件资源利用率高、配置简易灵活、主频高、面积小及功耗低等优点。
-
公开(公告)号：CN113128675A
公开(公告)日：2021-07-16
申请号：CN202110431741.5
申请日：2021-04-21
Applicant: 南京大学
Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法，利用SNN基于事件驱动的特性，通过硬件来实现SNN中的卷积计算，为图像分割中的SNN提出了一种有效的卷积调度方法；该方法通过FIFO缓存输入的神经元状态，并送入“1”过滤器实现有效状态的过滤，避免无效状态参与计算，提高计算效率，且无需乘法计算；根据数据流特点，特殊考虑并行存储结构，使用较少的存储资源达到并行存储，以适配计算单元的高并行算力；计算过程中每个time step的结果原位存回，提高存储资源利用率；最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算，支持64路并行计算；该方法提高了神经网络中卷积计算的性能，降低计算复杂度和功耗，同时具有较高灵活性。
-
公开(公告)号：CN112199317A
公开(公告)日：2021-01-08
申请号：CN202011163715.0
申请日：2020-10-27
Applicant: 南京大学
Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法，能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括：RISCV处理器总线接口，该RISCV处理器采用自定义的ICB总线协议；Flash存储器总线接口，该Flash存储器采用SPI总线协议；ICB控制模块，用来对RISCV处理器发起的总线事务进行处理；SPI总线模块，用来对Flash存储器发起总线事务请求；ICB‑SPI交互模块，用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下，保证了整个系统的工作效率。与传统的桥接模块相比，本发明不需要异步FIFO完成跨时钟域信号处理，能够减少桥接模块的面积消耗。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.018 seconds)
