一种基于四进制脉冲的脉冲神经网络加速器及其计算方法

    公开(公告)号:CN119558360A

    公开(公告)日:2025-03-04

    申请号:CN202411607181.4

    申请日:2024-11-12

    Applicant: 南京大学

    Abstract: 本发明涉及神经网络技术领域,是一种基于四进制脉冲的脉冲神经网络加速器及其计算方法,具体方法包括:构建神经元模型,预设三个膜阈值,根据神经元实时膜电位和三个膜阈值进行四进制脉冲生成触发判断,同时在四进制脉冲生成过程中执行零跳过策略,筛选获得有效四进制脉冲;当所述神经元模型中的神经元生成并发放有效四进制脉冲完成后,通过膜电位重置策略对神经元的膜电位进行重置处理;同步使用带有四进制脉冲的输入数据对带有四进制脉冲的深度残差脉冲神经网络进行训练,并通过额外的加法器生成最终的输出膜电位和四进制脉冲;本发明显著缩短了SNN的处理时间窗口,提高了计算效率和能效,适用于各种神经网络计算任务。

    一种基于可学习阈值的异常值感知低精度训练硬件系统

    公开(公告)号:CN119476381A

    公开(公告)日:2025-02-18

    申请号:CN202411490368.0

    申请日:2024-10-24

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于可学习阈值的异常值感知低精度训练硬件系统,属于神经网络训练领域,旨在解决在边缘计算设备上进行深度神经网络训练时,如何在保证量化精度的同时有效处理异常值的问题。其包括通过在线更新异常值的阈值提高模型量化性能,具体包括以下步骤:配置异常值阈值实时监测和识别输入的计算数据中的异常值,并根据识别结果对计算数据进行感知量化;对感知量化后的计算数据进行数据转换,并进行数据编码,根据数据编码结果确定计算场景;基于计算场景分配计算任务至处理单元簇中;通过梯度下降算法计算异常值梯度,并进行可学习的异常值阈值更新;在网络训练完成后,进行性能评估,并将结果进行整理和输出。

    一种面向低位宽卷积神经网络的低功耗系统

    公开(公告)号:CN109635937B

    公开(公告)日:2023-07-11

    申请号:CN201811646420.1

    申请日:2018-12-30

    Applicant: 南京大学

    Abstract: 本发明的面向低位宽卷积神经网络的低功耗系统包括:控制器、配置器、计算单元、片上存储单元、片上存储控制单元和总线接口;采用流处理架构,将总任务切分为几个子任务流水处理;发明了任务均衡切割策略,能提高吞吐率,减少每帧图像识别时间;其针对低位宽卷积神经网络算法特点,实现了一种硬件友好的算法优化,可省略批标准化层的处理步骤。该系统因其超低功耗,超小面积、吞吐率高的特点,非常适用于嵌入式、物联网应用领域,能够高效率完成图像识别、人脸识别等功能。

    一种可重构的深度置信网络实现系统

    公开(公告)号:CN109711543B

    公开(公告)日:2023-05-09

    申请号:CN201811646423.5

    申请日:2018-12-30

    Applicant: 南京大学

    Abstract: 本发明公开了可重构的深度置信网络实现系统,该系统包括:控制单元用于控制深度置信网络算法的运算流程;数据暂存单元用于存储计算所需的输入层信息、权重、偏置及输出层结果;受限玻尔兹曼机用于计算深度置信网络中各层结点的激活概率,以决定其激活状态;参数更新单元用于更新深度置信网络中各层结点的权重及偏置,其仅在训练算法中被激活。有益效果:该实现系统通过复用受限玻尔兹曼机及控制算法状态跳转可支持训练和推理两种算法,降低了算法的硬件资源开销,并保证了算法性能,适用于各种人工智能场景。

    面向Wimax协议的QC-LDPC译码器译码方法及系统

    公开(公告)号:CN113612575A

    公开(公告)日:2021-11-05

    申请号:CN202110737035.3

    申请日:2021-06-30

    Applicant: 南京大学

    Abstract: 本发明提出了一种面向Wimax协议的QC‑LDPC译码器译码方法及系统,基于提出的面向Wimax协议的QC‑LDPC译码器,利用存储的QC‑LDPC校验矩阵信息,简化了译码器的译码计算复杂度,同时节省了硬件计算资源。其中,译码过程采用基于Offset Min‑sum的行分层译码算法作为译码方法,使得硬件兼容性更广、且具备易于实现的优点。通过流水化设计,对校验矩阵信息读取、映射,实现了高效流水LDPC译码;最终可支持IEEE 802.16e通信协议下,1/2码率19种码长的LDPC译码运算;因此本发明具有硬件复杂度低,存储资源利用率高的特点,以及可实现高吞吐率LDPC译码运算。

    一种3DES加密解密算法可重构计算实现装置及其可重构计算方法

    公开(公告)号:CN112199325A

    公开(公告)日:2021-01-08

    申请号:CN202011165615.1

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种3DES加密解密算法可重构计算实现装置及其可重构计算方法,包括3DES加解密控制器,通过有限状态机控制算法流程的执行,接收来自调度器的配置字,对运算单元配置,形成相应的计算电路功能;源数据地址产生和数据分发模块,从源数据保存单元按顺序读取源数据,并送入计算单元;子密钥生成模块,将初始密钥进行处理,得出三重加解密计算轮函数中需要48个的子密钥;三重加解密计算模块,用于完成3DES加密解密运算;结果数据地址产生和数据分发模块,接收算法模块的计算结果按顺序存入结果存储单元;可重构加解密S盒,根据计算模块的需求,通过ROM完成算法中S盒映射;SRAM存储模块,存储待计算的源数据和计算完成的结果数据。

    一种针对多种加解密计算的可重构加速核心系统及其加速方法

    公开(公告)号:CN112199324A

    公开(公告)日:2021-01-08

    申请号:CN202011163743.2

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种针对多种加解密计算的可重构加速核心系统及其加速方法,通过重构单元改变片内连线方式以改变计算单元的计算顺序,使其复用同一套硬件资源实现多种加解密算法。加速核心系统包括用于接收来自外部算法配置流的顶层控制模块;用于接收来自顶层控制模块的配置数据流的算法控制模块;通过数据处理专用接口与所述算法控制模块相连接的数论运算簇;用于接收来自顶层控制模块的配置数据流的直接存储访问控制模块;以及带有安全处理单元的片内源数据、结果数据存储模块以及密钥存储模块。本发明在顶层控制模块接受到外部算法配置流后,会根据配置流重构算法控制模块与数论运算簇及源数据、结果数据、秘钥存储模块之间的互联关系。

    一种可重构的深度置信网络实现系统

    公开(公告)号:CN109711543A

    公开(公告)日:2019-05-03

    申请号:CN201811646423.5

    申请日:2018-12-30

    Applicant: 南京大学

    Abstract: 本发明公开了可重构的深度置信网络实现系统,该系统包括:控制单元用于控制深度置信网络算法的运算流程;数据暂存单元用于存储计算所需的输入层信息、权重、偏置及输出层结果;受限玻尔兹曼机用于计算深度置信网络中各层结点的激活概率,以决定其激活状态;参数更新单元用于更新深度置信网络中各层结点的权重及偏置,其仅在训练算法中被激活。有益效果:该实现系统通过复用受限玻尔兹曼机及控制算法状态跳转可支持训练和推理两种算法,降低了算法的硬件资源开销,并保证了算法性能,适用于各种人工智能场景。

    一种基于迭代和可重构方式的复协方差矩阵计算系统

    公开(公告)号:CN109446478A

    公开(公告)日:2019-03-08

    申请号:CN201811284263.4

    申请日:2018-10-30

    Applicant: 南京大学

    Abstract: 本发明涉及基于迭代和可重构方式的复协方差矩阵计算系统,包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核,所述加速核包括:矩阵协方差运算模块,通过迭代计算方式轮询片上SRAM存储器的各区域源数据,并计算出下三角协方差矩阵;共轭对称模块,根据协方差矩阵的共轭对称性质,将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵,形成最终的运算结果;DMA接口函数模块,将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器。有益效果:本发明支持任意列数的复矩阵进行协方差运算,降低了传统硬件实现方式的源数据计算量以及多次将结果数据写回DDR的时间。

    一种应用于CNN网络卷积层的高效存算系统及其运算方法

    公开(公告)号:CN112052941B

    公开(公告)日:2024-02-20

    申请号:CN202010947798.6

    申请日:2020-09-10

    Applicant: 南京大学

    Abstract: 本发明提出了一种应用于CNN网络卷积层的高效存算系统及其运算方法,该架构包括:用于缓存结果数据的数据缓存模块;用于进行高并行全流水卷积运算,得到卷积运算结果的运算阵列;用于读取数据缓存中的图像源数据并发送给所述运算阵列的源数据分发模块;用于读取数据缓存中的权重数据,并将数据复制重新编组,发送给所述运算阵列的权重共享模块;用于将运算阵列卷积计算结果存入所述数据缓存模块中的结果数据写入模块。本发明提出的高效存算架构基于全流水的并行运算簇设计了运算阵列,并且设计与之匹配的数据缓存和高带宽供数通道,以较低的硬件复杂度,实现了CNN网络密集卷积算法的高性能运算,具有良好的应用前景。

Patent Agency Ranking