一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法

    公开(公告)号:CN113128675B

    公开(公告)日:2023-12-26

    申请号:CN202110431741.5

    申请日:2021-04-21

    Applicant: 南京大学

    Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法,利用SNN基于事件驱动的特性,通过硬件来实现SNN中的卷积计算,为图像分割中的SNN提出了一种有效的卷积调度方法;该方法通过FIFO缓存输入的神经元状态,并送入“1”过滤器实现有效状态的过滤,避免无效状态参与计算,提高计算效率,且无需乘法计算;根据数据流特点,特殊考虑并行存储结构,使用较少的存储资源达到并行存储,以适配计算单元的高并行算力;计算过程中每个time step的结果原位存回,提高存储资源利用率;最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算,支持64路并行计算;该方法提高了神经网络中卷积计算的性能,降低计算复杂度和功耗,同时具有较高灵活性。

    一种基于可重构计算的AES硬件实现方法及运行该方法的计算机设备与可读存储介质

    公开(公告)号:CN112134686A

    公开(公告)日:2020-12-25

    申请号:CN202010947808.6

    申请日:2020-09-10

    Applicant: 南京大学

    Abstract: 本发明提出了一种基于可重构计算的AES硬件实现方法及运行该方法的计算机设备与可读存储介质,硬件实现方法具体包括如下步骤:步骤1、初始化;步骤2、调用密钥运算单元;步骤3、读取与传输数据源;步骤4、调用加/解密计算单元;步骤5、读取与传输结果数据;步骤6、判决。本发明的目的在于提高AES硬件实现算法的灵活性,根据配置信息的不同,对硬件架构进行重构,支持AES加解密算法的加解密模式、明文/密文CBC/EBC分组模式、密钥长度及加解密轮数、总明文/密文长度等参数灵活配置。该发明可以有效提高AES硬件实现的配置灵活性,同时,将行移位、列混淆和字节替代三个步骤进行合并,减小AES算法的关键路径,在保证加解密精度的同时提高硬件实现速度。

    一种脉冲神经网络计算阵列

    公开(公告)号:CN113269317B

    公开(公告)日:2024-05-31

    申请号:CN202110400723.0

    申请日:2021-04-14

    Applicant: 南京大学

    Abstract: 本发明提出一种脉冲神经网络计算阵列,可以支持卷积——池化的连续运算,可以支持脉冲神经网络的并行推理运算,提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇,每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接,脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中,膜电位累加器用于对输入的脉冲序列进行累加运算;脉冲发射器根据累加器输入的膜电位,判断是否向下一级发射脉冲;池化缓冲区对脉冲发射器的脉冲进行计数和缓存;池化比较器对缓冲区的输入进行比较运算。

    一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法

    公开(公告)号:CN112260980B

    公开(公告)日:2021-10-26

    申请号:CN202011163735.8

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。

    一种脉冲神经网络计算阵列

    公开(公告)号:CN113269317A

    公开(公告)日:2021-08-17

    申请号:CN202110400723.0

    申请日:2021-04-14

    Applicant: 南京大学

    Abstract: 本发明提出一种脉冲神经网络计算阵列,可以支持卷积——池化的连续运算,可以支持脉冲神经网络的并行推理运算,提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇,每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接,脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中,膜电位累加器用于对输入的脉冲序列进行累加运算;脉冲发射器根据累加器输入的膜电位,判断是否向下一级发射脉冲;池化缓冲区对脉冲发射器的脉冲进行计数和缓存;池化比较器对缓冲区的输入进行比较运算。

    一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法

    公开(公告)号:CN112260980A

    公开(公告)日:2021-01-22

    申请号:CN202011163735.8

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。

    一种3DES加密解密算法可重构计算实现装置及其可重构计算方法

    公开(公告)号:CN112199325A

    公开(公告)日:2021-01-08

    申请号:CN202011165615.1

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种3DES加密解密算法可重构计算实现装置及其可重构计算方法,包括3DES加解密控制器,通过有限状态机控制算法流程的执行,接收来自调度器的配置字,对运算单元配置,形成相应的计算电路功能;源数据地址产生和数据分发模块,从源数据保存单元按顺序读取源数据,并送入计算单元;子密钥生成模块,将初始密钥进行处理,得出三重加解密计算轮函数中需要48个的子密钥;三重加解密计算模块,用于完成3DES加密解密运算;结果数据地址产生和数据分发模块,接收算法模块的计算结果按顺序存入结果存储单元;可重构加解密S盒,根据计算模块的需求,通过ROM完成算法中S盒映射;SRAM存储模块,存储待计算的源数据和计算完成的结果数据。

    基于脉冲神经网络的应用于语音关键字识别的低功耗系统

    公开(公告)号:CN115440226A

    公开(公告)日:2022-12-06

    申请号:CN202211144916.5

    申请日:2022-09-20

    Applicant: 南京大学

    Abstract: 本发明的基于脉冲神经网络的应用于语音关键字识别的低功耗系统包括:外部存储、上位机和脉冲神经网络硬件加速器,其中脉冲神经网络硬件加速器包括存储模块、控制器、调度器以及计算阵列;本发明提出了一种二维坐标存储结构存储脉冲神经元状态,一方面可以跳过神经元的无效状态,避免无效计算,基于脉冲神经网络的稀疏性,可以大幅降低计算量,另一方面可以降低检测有效状态的延时,有效提高资源利用率;提出了卷积直通池化,并行执行的方案,避免了传统设计中将中间卷积结果写回存储的环节,卷积结果存入FIFO后与下行结果直接两两池化,有效降低了存储访问次数,存储功耗也得以降低。设计了8路并行的计算架构,可以有效减少计算延时,补偿脉冲神经网络多步长的缺陷;经验证,本发明的语音关键词识别系统能够在保证较高准确率的前提下,同时具有功耗低、面积小的特点,适用于嵌入式、物联网等诸多应用领域,能够高效完成语音关键词识别任务。

    一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法

    公开(公告)号:CN113128675A

    公开(公告)日:2021-07-16

    申请号:CN202110431741.5

    申请日:2021-04-21

    Applicant: 南京大学

    Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法,利用SNN基于事件驱动的特性,通过硬件来实现SNN中的卷积计算,为图像分割中的SNN提出了一种有效的卷积调度方法;该方法通过FIFO缓存输入的神经元状态,并送入“1”过滤器实现有效状态的过滤,避免无效状态参与计算,提高计算效率,且无需乘法计算;根据数据流特点,特殊考虑并行存储结构,使用较少的存储资源达到并行存储,以适配计算单元的高并行算力;计算过程中每个time step的结果原位存回,提高存储资源利用率;最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算,支持64路并行计算;该方法提高了神经网络中卷积计算的性能,降低计算复杂度和功耗,同时具有较高灵活性。

Patent Agency Ranking