公开(公告)号：CN116601705A

公开(公告)日：2023-08-15

申请号：CN202180036480.5

申请日：2021-12-14

Applicant: 华为技术有限公司

Inventor： 郭金灿 ,  黄天强 ,  刘荣斌 ,  陈杰强 ,  刘云 ,  王正波

IPC: G11C5/06

Abstract: 本申请公开了一种存储器、其使用方法、制作方法和电子设备，该存储器包括控制层和堆叠在控制层之上的至少一层存储层，存储层包括多个存储通道，每个存储通道具有相互独立的数据接口总线，控制层包括多个控制器和多个用户接口，控制器用于访问与其连接的存储通道内存储的数据，多个控制器和多个存储通道的数据接口总线一一对应连接，用户接口的数量与用户可调用的用户存储通道数量相同。用户接口的数量少于控制器的数量，即提供给用户可调用的用户存储通道数量少于存储器中实际包含的存储通道总量。一个用户接口可以访问与其连接的至少两个控制器连接的存储通道中存储的数据，保证其中部分存储通道出现故障后，用户仍能正常使用用户存储通道，以提升存储器的产品良率、降低生产成本。

公开(公告)号：CN118625995A

公开(公告)日：2024-09-10

申请号：CN202310255188.3

申请日：2023-03-09

Applicant: 华为技术有限公司

Inventor： 刘荣斌 ,  韩相锋 ,  张圣 ,  黄天强 ,  王正波

IPC: G06F3/06

Abstract: 本申请实施例公开了存储器控制方法和装置，涉及控制技术领域，能够使多通道存储器中的通道单独复位。该方法包括：首先接收复位信号。然后根据上述复位信号或复位配置信息确定目标复位通道。之后向上述目标复位通道发送上述复位信号。其中，上述复位信号用于指示存储器的通道进行复位。上述目标复位通道为上述存储器的多个通道中需要进行复位的通道。

公开(公告)号：CN114730592A

公开(公告)日：2022-07-08

申请号：CN202080079471.X

申请日：2020-01-22

Applicant: 华为技术有限公司

Inventor： 刘荣斌 ,  王正波 ,  黄天强

IPC: G11C11/406

Abstract: 本申请公开了一种存储器、控制器、刷新方法及存储系统，其中，控制器可以向存储器发送刷新指示信息，以向存储器指示待刷新的至少一个目标行。存储器进而可以根据刷新指示信息，刷新其内部的至少一个目标行。控制器可以通过刷新指示信息灵活控制存储器接下来刷新的行，从而有利于使刷新操作能够灵活适应不同的应用场景。

公开(公告)号：CN102968175A

公开(公告)日：2013-03-13

申请号：CN201210490898.6

申请日：2012-11-27

Applicant: 华为技术有限公司

Inventor： 刘荣斌 ,  张晋 ,  李明伟

IPC: G06F1/32

Abstract: 本发明公开了一种控制存储器的方法、装置、控制器和系统。该方法包括：接收访问该存储器的请求；将访问该存储器的请求存储到FIFO中；根据该FIFO的水线，控制该存储器进入或退出省电模式。本发明实施例的控制存储器的方法、装置、控制器和系统，可以在不影响访问存储器功能的同时，使存储器停留在省电模式下的时间最长，从而能够降低存储器的功耗。

公开(公告)号：CN118695616A

公开(公告)日：2024-09-24

申请号：CN202310312057.4

申请日：2023-03-21

Applicant: 华为技术有限公司

Inventor： 陈珑俊 ,  黄天强 ,  刘荣斌 ,  王正波 ,  刘云

IPC: H10B80/00 ,  H01L23/48 ,  H01L23/485 ,  H05K1/18

Abstract: 本申请实施例提供一种芯片堆叠结构、电子设备，涉及芯片制造技术领域，用于缓解芯片平面尺寸较大的问题。芯片堆叠结构中第三裸芯片、第二裸芯片以及第一裸芯片依次层叠设置于载板上。第一重布线层与第一裸芯片的第一接口元件构成第一接口电路，第二重布线层与第二裸芯片的第二接口元件构成第二接口电路。第一导通结构至少贯穿第二裸芯片和第三裸芯片，第二导通结构至少贯穿第三裸芯片。第一裸芯片的第一接口电路和第二裸芯片的第二接口电路分别通过绝缘的第一导通结构和第二导通结构与其余元器件电连接。

公开(公告)号：CN116848785A

公开(公告)日：2023-10-03

申请号：CN202280004948.7

申请日：2022-01-26

Applicant: 华为技术有限公司

Inventor： 朴相炫 ,  刘荣斌 ,  殷士辉

IPC: H03K19/20 ,  H03K19/173

Abstract: 本申请实施例提供了一种数据总线取反判定的方法、电路和设备，所述方法包括：接收N个第一输入信号，N为正整数；根据所述N个第一输入信号得到N个第一电压信号，所述N个第一电压信号与所述N个第一输入信号一一对应；确定所述N个第一电压信号的平均电压值；根据所述平均电压值判定是否对N个第二输入信号进行取反，其中，所述N个第一输入信号与所述N个第二输入信号相同或所述N个第一输入信号是由所述N个第二输入信号得到的。本申请实施例的方法、电路和设备对N个电压信号的平均电压值进行判定，判定结果用于决定是否取反输出，避免了大量使用加法器电路和逻辑电路，从而大大减小电路的面积、延时和功耗。

公开(公告)号：CN114730594A

公开(公告)日：2022-07-08

申请号：CN202080081681.2

申请日：2020-01-22

Applicant: 华为技术有限公司

Inventor： 刘荣斌 ,  王正波 ,  伍青青

IPC: G11C11/406

Abstract: 一种数据存储系统以及方法。数据存储系统包括存储器(20)、控制器(10)和温度检测电路(30)；控制器(10)，用于设置存储器(20)的温度检测周期；温度检测电路(30)，用于按照温度检测周期，检测存储器(20)的温度,并向控制器(10)发送温度对应的检测信息；控制器(10)，还用于根据检测信息，确定存储器(20)的刷新频率；存储器(20)，用于根据刷新频率进行刷新，以保持存储器(20)存储的数据。

公开(公告)号：CN118916322A

公开(公告)日：2024-11-08

申请号：CN202310509017.9

申请日：2023-05-08

Applicant: 华为技术有限公司

Inventor： 刘荣斌 ,  黄天强 ,  王正波 ,  李商泌 ,  李儒国

IPC: G06F15/167

Abstract: 本申请提供一种命令传输方法及装置，所述方法应用于控制端，所述方法包括：接收第一命令；基于所述第一命令，使能芯片的通道组中的至少一个目标通道，所述通道组包括多个通道；接收第二命令；向所述至少一个目标通道发送所述第二命令，以使所述至少一个目标通道执行所述第二命令。本申请能够实现向通道以单播、多播和广播的方式发送命令。

公开(公告)号：CN117716429A

公开(公告)日：2024-03-15

申请号：CN202180100714.8

申请日：2021-11-23

Applicant: 华为技术有限公司

Inventor： 刘荣斌 ,  李准根 ,  李商泌 ,  韩相锋 ,  王正波

IPC: G11C11/409

Abstract: 本申请提供一种存储器、存储装置及电子设备，涉及数据存储技术领域，用于降低存储器的面积和功耗。该存储器包括存储电路，所述存储电路包括：第一存储库、第二存储库、第一全局数据放大电路、全局输入输出走线GIO和接口电路；其中，所述第一存储库和所述第二存储库共用所述第一全局数据放大电路，所述第一全局数据放大电路通过所述GIO与所述接口电路耦合，从而使得该存储器包括相同数量的存储库时，与现有技术相比能够减小全局数据放大电路的数量，进而降低存储器的面积和功耗。

公开(公告)号：CN117423376A

公开(公告)日：2024-01-19

申请号：CN202210813828.3

申请日：2022-07-11

Applicant: 华为技术有限公司

Inventor： 王易成 ,  景蔚亮 ,  刘荣斌 ,  王正波 ,  廖恒

IPC: G11C29/44 ,  G11C29/12

Abstract: 本申请提供了一种存储控制电路、存储器、存储器的修复方法及电子设备。其中，存储控制电路用于对存储器中的存储阵列进行控制。存储阵列包括多个存储区域，每一存储区域中均包括多行存储单元行。存储控制电路包括与多个存储区域一一对应的多个字线驱动电路，解码器和驱动控制电路。每一字线驱动电路中均包括多个驱动子电路，每一驱动子电路连接对应的存储区域中的一行存储单元行，用于向存储单元行发送驱动信号；驱动控制电路与每一字线驱动电路中至少部分驱动子电路连接；从而可以利用驱动控制电路对与其连接的任意驱动子电路进行独立的驱动，使与该驱动子电路连接的存储单元行进被激活，从而可以增加存储器中对存储单元行的控制灵活。