-
公开(公告)号：CN118055684A
公开(公告)日：2024-05-17
申请号：CN202410245345.7
申请日：2024-03-05
Applicant: 北京理工大学长三角研究院(嘉兴) , 北京理工大学
Abstract: 本发明提出了磁性存储器(Magnetic Random Access Memory，MRAM)芯片核心器件磁隧道结(Magnetic Tunnel Junction，MTJ)的自由层的结构以及其制造方法。本发明提案的自由层由一层以上的铁磁性薄膜层以及夹在所述铁磁性薄膜层所有相邻层之间的耦合叠加层构成。信息写入时，铁磁性薄膜能够分别自旋反转，从而降低信息写入时的能量；同时，因为铁磁性薄膜层的耦合作用，使自由层还能保持很高的热稳定性。从而解决了当前基于MTJ的MRAM大规模应用的主要矛盾、即低信息写入能量与高热稳定性的矛盾。
-
公开(公告)号：CN118042916A
公开(公告)日：2024-05-14
申请号：CN202410084610.8
申请日：2024-01-19
Applicant: 北京理工大学长三角研究院(嘉兴) , 北京理工大学
Abstract: 本发明提出了自旋轨道矩磁性存储器器件及其制造工艺，用于提高重金属层中自旋霍尔效应产生的自旋电子进入相邻磁性薄膜的效率。该自旋轨道矩磁性存储器器件主要应用于集成电路领域中的磁性存储器芯片的磁隧道结器件。
-
公开(公告)号：CN119012898A
公开(公告)日：2024-11-22
申请号：CN202411082287.7
申请日：2024-08-08
Applicant: 北京理工大学长三角研究院(嘉兴) , 北京理工大学
Abstract: 本发明涉及能应用于集成电路中磁存储芯片与磁传感芯片的核心器件磁隧道结的固定层及其制造方法。通常磁隧道结使用Co/Pt交替多层薄膜结构作为磁隧道结的固定层，但这种Co/Pt交替多层薄膜结构要求基底结构具有与其匹配的结晶。为了制备匹配的基底，传统的磁隧道结的固定层通常离基板比自由层更近，而双固定层结磁隧道结需要在自由层上方制备固定层。本发明利用MgO薄膜两端夹住铁磁性薄膜结构体会产生很大的磁各项异性，进行固定层的结构与工艺的设计。提案了具有较大的矫顽力且对自由层产生较小的交换耦合的、可用于磁隧道结自由层上方的固定层的结构及其制造工艺。
-
公开(公告)号：CN118541014A
公开(公告)日：2024-08-23
申请号：CN202410613679.5
申请日：2024-05-17
Applicant: 北京理工大学长三角研究院(嘉兴) , 北京理工大学
Abstract: 本发明涉及磁隧道结固定层、磁存储芯片、及其制造方法，具体为：提供了一种新的MTJ器件结构以及其制造方法。具体为：在传统MTJ的自由层的两侧都制备固定层，亦即双固定层结构。双固定层MTJ为通过一定磁化处理的矫顽力强度有一定差别且自旋方向相反的高自旋极化率的铁磁性材料。该结构能够首次实现使MTJ的固定层与自由层的自旋从平行状态到反平行状态与反平行状态到平行状态的信息写入能量都能减小。
-
公开(公告)号：CN118019436A
公开(公告)日：2024-05-10
申请号：CN202410082006.1
申请日：2024-01-19
Applicant: 北京理工大学长三角研究院(嘉兴) , 北京理工大学
Abstract: 本发明提出了磁性存储器(Magnetic Random Access Memory，MRAM)芯片核心器件磁隧道结(Magnetic Tunnel Junction，MTJ)相关的特殊结构以及其制造工艺。具体为用物理气相沉积方法形成MTJ侧壁保护薄膜的器件结构以及其制备工艺。
-
Patent Agency Ranking
公开(公告)号：CN115385065B
公开(公告)日：2024-05-07
申请号：CN202210992374.0
申请日：2022-08-18
Applicant: 北京理工大学
IPC: B65G47/74
Abstract: 本发明实施例公开了一种同轴可切换样品托的传样装置和超高真空传样系统，传样装置包括旋转抵触抓取部和端盖部，且旋转抵触抓取部与端盖部之间通过弹性复位元件组连接，其中，旋转抵触抓取部至少包括自内而外顺次套接且同轴设置的中轴组件、至少一组内套筒组件和外套筒组件；且，至少内套筒组件和外套筒组件中远离端盖部的一端各自形成有与样品托配合的配接口；至少内套筒组件和外套筒组件沿周向方向可自转地设置。实现了在不更换传样装置的前提下，能够针对性适配不同的样品托且能够在操作过程中进行自适应/自动切换，大大降低换件时间和真空环境的构建时间，提高整体的操作效率，降低在更换样品托的前提下的操作成本的效果。
-
公开(公告)号：CN118039489A
公开(公告)日：2024-05-14
申请号：CN202410232680.3
申请日：2024-03-01
Applicant: 北京理工大学
IPC: H01L21/336 , H01L29/06 , H01L21/3065 , B82Y40/00
Abstract: 本发明涉及集成电路领域，本发明提出了一种用于垂直型全栅晶体管沟道的纳米柱的制备方法，具体为在等离子体刻蚀腔体内将法拉第笼放置于晶圆上方，利用法拉第笼对入射离子角分布的调控，得到垂直且表面光滑的纳米柱。该方法可以在晶圆上大面积均匀制备高度、密度、直径可控的垂直纳米柱阵列，操作简单，且CMOS兼容。
-
公开(公告)号：CN117926174A
公开(公告)日：2024-04-26
申请号：CN202410082503.1
申请日：2024-01-19
Applicant: 北京理工大学
Abstract: 本发明涉及微纳米表面领域，本发明提出了一种晶圆级纳米草的制备方法，具体为利用易于溅射的材料在等离子体中会被离子轰击产生难以去除的溅射颗粒，该颗粒在刻蚀晶圆的过程中作为微掩膜局部阻碍刻蚀的进行，进而产生纳米草。该方法可以在晶圆上大面积均匀制备高度、密度、成分可控的纳米草结构，操作简单，成本低廉。
-
公开(公告)号：CN117673146A
公开(公告)日：2024-03-08
申请号：CN202211061384.9
申请日：2022-08-30
Applicant: 北京理工大学
Abstract: MOSFET的小尺寸化在满足集成电路的高性能的同时，也会使单个器件传输的电流减小。逻辑电路通常会采用多沟道的MOSFET来增加驱动电流。不同于传统的多沟道平行的MOSFET，本发明提供的一种含有不平行多沟道的MOSFET，其满足下列特性：多沟道MOSFET的各个沟道的任一位置，与同一MOSFET其它沟道的相同位置能构成一个与沟道方向不垂直的同心圆。本提案适用于各种半导体组成的MOSFET及其相关器件与集成电路，特别适用于碳金刚石功率半导体。
-
公开(公告)号：CN117374075A
公开(公告)日：2024-01-09
申请号：CN202210846209.4
申请日：2022-07-05
Applicant: 北京理工大学
IPC: H01L27/088 , H01L27/092 , H10B12/00 , H10B10/00 , H01L21/822 , H01L21/8234 , H01L21/8238
Abstract: 本发明提供了竖直方向上叠加的横向型全栅金属氧化物半导体场效应晶体管(简称为横向型全栅晶体管)，以及其构成的CMOS逻辑电路与随机存储存储器等新型三维集成电路的结构及其制备方法。竖直叠加的横向型全栅晶体管的制备方法为：先制备单层沟道与源漏极，后用牺牲层保护，再制备绝缘隔离层，再在绝缘隔离层的上方制备上述重复的结构，然后再统一制备上述各层的源漏极与栅极之间的绝缘间隔层、栅极氧化物、栅极、与源漏极电极，最后制备与外界的连接导线。其构成的CMOS逻辑电路与随机存储存储器等新型三维集成电路可通过导线连接上述横向型全栅晶体管而实现。该发明为下一代高性能高集成度计算机芯片开辟了道路。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.016 seconds)
