LIN总线接收机电路、芯片及电子设备

    公开(公告)号:CN119966428A

    公开(公告)日:2025-05-09

    申请号:CN202510030278.1

    申请日:2025-01-08

    Abstract: 本发明实施例提供一种LIN总线接收机电路、芯片及电子设备,属于电路设计领域。所述电路包括:输入级电路,用于接入并预处理电源电压和LIN总线电压;比较电路,用于针对预处理后的所述电源电压和所述LIN总线电压,进行两者之间以电流作为参量的比较,并根据比较结果输出所述LIN总线的翻转阈值以及实现所述翻转阈值的迟滞;以及输出级电路,用于根据所述翻转阈值来输出接收机输出电平信号。本发明实施例设计了迟滞比较电路,针对LIN接收机翻转阈值引入了迟滞量,据此大大提高了LIN总线的抗电磁干扰能力及翻转阈值精度。

    带隙基准电压源和芯片
    3.
    发明公开

    公开(公告)号:CN119937700A

    公开(公告)日:2025-05-06

    申请号:CN202510005143.X

    申请日:2025-01-02

    Abstract: 本发明提供一种带隙基准电压源和芯片,属于电子电路技术领域。带隙基准电压源包括:运算放大器;带隙基准核心电路,与所述运算放大器的第一输入端和第二输入端电连接,用于为所述运算放大器的所述第一输入端和所述第二输入端提供输入电压;电流负反馈回路,与所述运算放大器的输出端电连接,用于通过电流负反馈稳定所述运算放大器的所述输出端输出的带隙基准电压。本发明用以解决传统的带隙基准电压源需要额外的电路模块来为整个电路提偏置电流,这大大增加功耗,同时产生的偏置电流受温度影响很大,从而影响基准电压的温度系数的缺陷。

    比较器、芯片及电子设备

    公开(公告)号:CN116722845B

    公开(公告)日:2025-01-17

    申请号:CN202310780940.6

    申请日:2023-06-28

    Abstract: 本发明公开了一种比较器、芯片及电子设备,其中,比较器包括:预放大电路、锁存电路和校正电路,校正电路包括第一校正单元、存储单元和第二校正单元,第一校正单元与预放大电路的差分输入端相连,预放大电路的差分输出端通过存储单元与锁存电路的差分输入端相连,第二校正单元与锁存电路的差分输入端相连,其中,在失调存储阶段,通过第一校正单元将预放大电路的输入失调电压存储至存储单元,通过第二校正单元将锁存电路的输入失调电压存储至存储单元,以在信号比较阶段,通过存储单元的电压校正预放大电路的输入失调电压和锁存电路的输入失调电压,由此,使比较器具有较高的比较精度。

    用于ADC芯片的测试设备及方法

    公开(公告)号:CN114325301B

    公开(公告)日:2025-01-17

    申请号:CN202111368082.1

    申请日:2021-11-18

    Abstract: 本发明实施例提供一种用于ADC芯片的测试设备及方法,属于芯片测试技术领域。所述设备包括:电源变换模块、运算放大器、以及ATE,所述电源变换模块用于将所述ATE的DPS模块输出的单电源电压变换成满足所述运算放大器的驱动电源需求的双电源电压;所述运算放大器用于对所述ATE输出的第一测试信号进行放大以生成第二测试信号,所述第二测试信号满足被测ADC芯片的输入幅度需求;所述被测ADC芯片对所述第二测试信号进行模数转换并将模数转换后的信号输入至所述ATE;以及所述ATE用于基于所述模数转换后的信号获得并输出所述被测ADC芯片的测试参数。所述技术方案能够实现要求高摆幅输入的ADC芯片的测试。另外,具有成本低、体积小、易于编程控制等优点。

    测试板使用时长确定方法、装置及系统

    公开(公告)号:CN118330337A

    公开(公告)日:2024-07-12

    申请号:CN202410267548.6

    申请日:2024-03-08

    Abstract: 本申请公开了一种测试板使用时长确定方法、装置及系统,方法包括:获取测试板在每次HTOL测试时的工作参数;根据测试板在每次HTOL测试时的工作参数确定测试板在每次HTOL测试时处于高温供电状态的时长、处于高温未供电状态的时长及处于供电非高温状态的时长;根据测试板在每次HTOL测试时处于高温供电状态的时长、处于高温未供电状态的时长及处于供电非高温状态的时长确定测试板的累计使用时长。本申请公开的上述技术方案,基于测试板的实际工作参数确定测试板的累计使用时长,以提高测试板累计使用时长确定的准确性和可靠性,从而便于在合适时刻对测试板进行更换,以提高测试板利用率,降低HTOL测试成本。

    逐次逼近模数转换电路、控制方法、装置、设备及介质

    公开(公告)号:CN117978174A

    公开(公告)日:2024-05-03

    申请号:CN202410121712.2

    申请日:2024-01-29

    Abstract: 本公开涉及电路技术领域,具体涉及一种逐次逼近模数转换电路、控制方法、装置、设备及介质,所述逐次逼近模数转换电路包括第一采样模块、第二采样模块、第三采样模块、第四采样模块、比较器模块和控制逻辑电路,其中,每个采样模块包括对应的电容阵列、开关阵列以及开关单元,控制逻辑电路用于控制每个开关单元以及采样模块的开关阵列中的每个开关的状态。在该方案中,可以由各个采样模块的电容阵列中每个电容的下极板进行采样,避免了采样开关电荷注入不确定性导致电容采到的电荷量变化较大的问题,提高了逐次逼近模数转换的精度;同时,该方案还可以减少共模电压的使用,节省了功耗。

    网络系统、网络系统通信方法、芯片、装置及存储介质

    公开(公告)号:CN117560316A

    公开(公告)日:2024-02-13

    申请号:CN202311507624.8

    申请日:2023-11-13

    Abstract: 本申请公开了一种网络系统,网络系统包括多个子交换网,每个子交换网中包括多个端口,每个子交换网中的多个端口两两之间通信连接;网络系统中的多个子交换网被配置为多个层级,其中分属于相邻层级的子交换网间直接连接,以在通信路由出现故障的情况下切换通信路由途经的端口,使通信路由恢复正常运行。本申请提供了一种多层级拓扑结构的交换网络,通过在每个子交换网内部的各个端口间设置两两连接的通信连接方式,实现了在跨子交换网的通信路由或者单个子交换网内部的通信路由上途经的端口出现故障时,能够直接利用端口间的两两连接进行通信端口的切换,同时还能通过端口间两两连接的关系避免路径的重叠,降低网络拥塞的概率,提升网络通信质量。

    比较器、芯片及电子设备
    10.
    发明公开

    公开(公告)号:CN116722845A

    公开(公告)日:2023-09-08

    申请号:CN202310780940.6

    申请日:2023-06-28

    Abstract: 本发明公开了一种比较器、芯片及电子设备,其中,比较器包括:预放大电路、锁存电路和校正电路,校正电路包括第一校正单元、存储单元和第二校正单元,第一校正单元与预放大电路的差分输入端相连,预放大电路的差分输出端通过存储单元与锁存电路的差分输入端相连,第二校正单元与锁存电路的差分输入端相连,其中,在失调存储阶段,通过第一校正单元将预放大电路的输入失调电压存储至存储单元,通过第二校正单元将锁存电路的输入失调电压存储至存储单元,以在信号比较阶段,通过存储单元的电压校正预放大电路的输入失调电压和锁存电路的输入失调电压,由此,使比较器具有较高的比较精度。

Patent Agency Ranking