-
公开(公告)号：CN105913120A
公开(公告)日：2016-08-31
申请号：CN201610217357.4
申请日：2016-04-08
Applicant: 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本申请公开了一种跨导运算放大电路包括：接地端、电源电压端、处理模块、电流偏置模块及镜像模块。处理模块包括第一输入端、第二输入端及电流输出端。第一输入端用于输入可调配的固定电压Vi1，第二输入端用于输入电压Vi2，电流输出端用于输出放大的电流Io1，其中处理模块用于根据固定电压Vi1及电压Vi2的差值决定电流Io1。电流偏置模块用于向处理模块提供偏置电流。镜像模块用于根据电流Io1，输出镜像电流Io2。其中，电流偏置模块、处理模块及镜像模块由隧穿场效应晶体管构成。本申请还公开了一种细胞神经网络，其包括上述的跨导运算放大电路。本申请的跨导运算放大电路及细胞神经网络能够减小整体电路的集成面积，并降低功耗。
-
公开(公告)号：CN105913120B
公开(公告)日：2018-03-20
申请号：CN201610217357.4
申请日：2016-04-08
Applicant: 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC: G06N3/063
Abstract: 本申请公开了一种跨导运算放大电路包括：接地端、电源电压端、处理模块、电流偏置模块及镜像模块。处理模块包括第一输入端、第二输入端及电流输出端。第一输入端用于输入可调配的固定电压Vi1，第二输入端用于输入电压Vi2，电流输出端用于输出放大的电流Io1，其中处理模块用于根据固定电压Vi1及电压Vi2的差值决定电流Io1。电流偏置模块用于向处理模块提供偏置电流。镜像模块用于根据电流Io1，输出镜像电流Io2。其中，电流偏置模块、处理模块及镜像模块由隧穿场效应晶体管构成。本申请还公开了一种细胞神经网络，其包括上述的跨导运算放大电路。本申请的跨导运算放大电路及细胞神经网络能够减小整体电路的集成面积，并降低功耗。
-
公开(公告)号：CN103369215B
公开(公告)日：2017-05-10
申请号：CN201210092038.7
申请日：2012-03-31
Applicant: 深圳市振华微电子有限公司 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明涉及一种方位可调视频摄录系统，包括安装基座、至少一个摄录装置、以及将所述摄录装置可调整地安装在所述安装基座上的磁性万向调节装置。通过磁性万向调节装置来将摄录装置安装在安装基座上，由于是利用磁性结构，因此，在调节时更加方便、容易地调整摄录装置，从而便于调整整个系统的摄录方位，来降低后续对图像处理的难度，提高了效率、降低了成本。
-
公开(公告)号：CN106203617B
公开(公告)日：2018-08-21
申请号：CN201610482653.7
申请日：2016-06-27
Applicant: 哈尔滨工业大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明公开一种基于卷积神经网络的加速处理单元,用于对局部数据进行卷积运算，所述局部数据包括多个多媒体数据，所述加速处理单元包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路选择器和第二多路选择器。单个加速处理单元通过对第一多路选择器和第二多路选择器的控制，使得乘法器和加法器可重复使用，从而使得一个加速处理单元只需要一个乘法器和一个加法器即可完成卷积运算，减少了乘法器和加法器的使用，在实现同样的卷积运算时，减少乘法器和加法器的使用将会提高处理速度并降低能耗，同时单个加速处理单元片上面积更小。
-
公开(公告)号：CN102957316A
公开(公告)日：2013-03-06
申请号：CN201110255604.7
申请日：2011-08-31
Applicant: 深圳艾科创新微电子有限公司 , 深圳集成电路设计产业化基地管理中心
IPC: H02M3/07
Abstract: 本发明实施例公开了一种低电荷注入电荷泵，包括：一电流源Ip和一电流漏In直接连接于电荷泵输出节点VC两侧；电流源Ip另一端通过开关Sp连接到电源，电流漏In另一端通过开关Sn连接至地；电流源Ip与开关Sp的连接点p1通过串联开关Sp1、Sp2连接到地；电流漏In与开关Sn的连接点p2通过串联开关Sn1、Sn2连接到电源。基于该电路，本发明还提出了一种低电荷注入的方法，本发明电路及方法通过在关断瞬间提供一条临时通路来释放开关沟道电荷，加快电流源(漏)的关断速度，同时减少电荷注入对电荷泵输出的影响。
-
Patent Agency Ranking
公开(公告)号：CN106203617A
公开(公告)日：2016-12-07
申请号：CN201610482653.7
申请日：2016-06-27
Applicant: 哈尔滨工业大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明公开一种基于卷积神经网络的加速处理单元,用于对局部数据进行卷积运算，所述局部数据包括多个多媒体数据，所述加速处理单元包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路选择器和第二多路选择器。单个加速处理单元通过对第一多路选择器和第二多路选择器的控制，使得乘法器和加法器可重复使用，从而使得一个加速处理单元只需要一个乘法器和一个加法器即可完成卷积运算，减少了乘法器和加法器的使用，在实现同样的卷积运算时，减少乘法器和加法器的使用将会提高处理速度并降低能耗，同时单个加速处理单元片上面积更小。
-
公开(公告)号：CN103369215A
公开(公告)日：2013-10-23
申请号：CN201210092038.7
申请日：2012-03-31
Applicant: 深圳市振华微电子有限公司 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明涉及一种方位可调视频摄录系统，包括安装基座、至少一个摄录装置、以及将所述摄录装置可调整地安装在所述安装基座上的磁性万向调节装置。通过磁性万向调节装置来将摄录装置安装在安装基座上，由于是利用磁性结构，因此，在调节时更加方便、容易地调整摄录装置，从而便于调整整个系统的摄录方位，来降低后续对图像处理的难度，提高了效率、降低了成本。
-
公开(公告)号：CN102054109A
公开(公告)日：2011-05-11
申请号：CN201010622446.X
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为描述集成电路算法的数据控制流图，再转换为相应的算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路逻辑描述的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流生成方法及装置通过对计算机语言程序分析得到其相应的数据相关性、数据可并行性和相应控制信息等，从而生成相应的数据控制流图，帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102043886A
公开(公告)日：2011-05-04
申请号：CN201010619849.9
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102054107B
公开(公告)日：2013-11-06
申请号：CN201010619832.3
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开，并调用算子将数据控制流图转换为算子时空图，根据本方法得到的电路，不仅版图规整性加强，并且能够实现低功耗的优化设计。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.041 seconds)
