-
公开(公告)号：CN101685388B
公开(公告)日：2013-08-07
申请号：CN200810216361.4
申请日：2008-09-28
Applicant: 北京大学深圳研究生院
IPC: G06F9/30
Abstract: 本发明公开了一种执行比较运算的方法和装置，用于对多个源操作数进行比较运算，包括：执行单元，用于执行比较指令，从指令中获取源操作数初始地址和源操作数长度信息，从初始地址开始逐个读出源操作数，直到指令中所限定的长度；比较模块，用于对逐个输入的源操作数进行比较，将比较结果根据指令要求进行存储和/或输出。本发明可以简单快速地对地址连续的多个数据进行比较运算。
-
公开(公告)号：CN102103535B
公开(公告)日：2013-05-08
申请号：CN201110053593.4
申请日：2011-03-07
Applicant: 北京大学深圳研究生院
IPC: G06F11/22
Abstract: 本发明公开了一种多核处理器，包括测试访问端口控制器和调试连接器，测试访问端口控制器设置有与JTAG仿真器相连接的接口，调试连接器与所有处理器核的测试访问端口相连接，且所有测试访问端口以并行的方式接入调试连接器，测试访问端口控制器用于控制调试连接器使待测试的处理器核接入仿真器。上述结构的处理器，不用改变标准的JTAG端口和测试访问端口设计。本发明还公开了一种对上述多核处理器进行调试的系统和方法。
-
公开(公告)号：CN102123286A
公开(公告)日：2011-07-13
申请号：CN201010619891.0
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/50
Abstract: 本发明公开了一种视频编码器的网络提取层NAL模块，包括：用于控制数据输出的数据选择功能块、用于将数据选择功能块输出码流进行拼接的码流拼接功能块、用于将码流拼接功能块输出码流拆分的拆分功能块、用于判断是否需要插入字节并根据判断结果进行处理的插入功能块、以及用于将插入功能块输出结果拼接的码流组合功能块。本发明可提高硬件设计的效率。
-
公开(公告)号：CN102075763A
公开(公告)日：2011-05-25
申请号：CN201010619996.6
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/36
Abstract: 本发明公开了一种用于视频编码器的帧内子块预测电路的实现方法，包括：将高级程序语言算法描述的视频编码器的帧内子块预测电路的各个编码功能块映射成由算子单元构成的硬件逻辑描述；由算子单元构成的硬件逻辑描述生成帧内子块预测电路的硬件集成电路。本发明还公开了一种视频编码器的帧内子块预测电路，包括用于计算预测值的计算编码功能块、用于从预测值中选择最优预测值的选择编码功能块、以及用于根据最优预测值获得相应的残差矩阵元素绝对值之和的残差计算编码功能块。本发明提高了硬件设计的效率。
-
公开(公告)号：CN102045569A
公开(公告)日：2011-05-04
申请号：CN201010619784.8
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种用于视频编码器的整数变换装置，包括用于单步整数变换和整数反变换的变换功能块、用于单步量化和反量化的量化反量化功能块、用于存储的存储转置功能块、用于选择输入的多选功能块、用于选择输出的分发功能块、以及控制功能块。本发明有利于预测的匹配性和解码图像的准确性，还可提高硬件设计的效率。
-
Patent Agency Ranking
公开(公告)号：CN101739383A
公开(公告)日：2010-06-16
申请号：CN200910001682.7
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种可配置处理器体系结构，包括互连的可配置控制部件和可配置部件，所述可配置控制部件用于执行指令向可配置部件发出配置信息，所述可配置部件用于根据该配置信息执行处理任务。本发明还公开了一种可配置处理器的控制方法，包括以下步骤：可配置控制部件向可配置部件发送配置信息，可配置部件依据所述配置信息执行相应操作。本发明将数据处理操作的复杂性移入各个可配置部件，可配置控制部件非常简单，不需要设计复杂的指令流水线、不需要加多级快速指令缓存去提升处理器的性能；其配置指令通过长指令实现，可以简化因可配置部件数目变化而带来的配置复杂性。
-
公开(公告)号：CN102789418B
公开(公告)日：2015-09-30
申请号：CN201210214968.5
申请日：2012-06-27
Applicant: 北京大学深圳研究生院
IPC: G06F11/36
Abstract: 本申请公开了一种处理器功能仿真模型生成装置，包括寄存器配置模块、指令集配置模块、输入处理单元生成模块、功能仿真单元生成模块、仿真结果配置模块、仿真结果输出单元生成模块和指令功能库。采用本申请提供的生成装置可自动生成满足仿真功能需要的功能仿真模型，避免了完全手工开发导致大量错误的可能性；同时，采用本申请的自动生成方法也大大节省了功能仿真模型的开发时间。
-
公开(公告)号：CN102054109B
公开(公告)日：2014-03-19
申请号：CN201010622446.X
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为描述集成电路算法的数据控制流图，再转换为相应的算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路逻辑描述的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流生成方法及装置通过对计算机语言程序分析得到其相应的数据相关性、数据可并行性和相应控制信息等，从而生成相应的数据控制流图，帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102123286B
公开(公告)日：2013-05-01
申请号：CN201010619891.0
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/50
Abstract: 本发明公开了一种视频编码器的网络提取层NAL模块，包括：用于控制数据输出的数据选择功能块、用于将数据选择功能块输出码流进行拼接的码流拼接功能块、用于将码流拼接功能块输出码流拆分的拆分功能块、用于判断是否需要插入字节并根据判断结果进行处理的插入功能块、以及用于将插入功能块输出结果拼接的码流组合功能块。本发明可提高硬件设计的效率。
-
公开(公告)号：CN102055980B
公开(公告)日：2013-03-20
申请号：CN201010620003.7
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种用于视频编码器的帧内预测电路的实现方法，所述方法包括：将高级程序语言算法描述的视频编码器的帧内预测电路的各个函数映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成帧内预测电路的硬件集成电路。应用本发明，使得系统工程师在保证不损伤数字高清视频编码的前提下，根据足以支撑描述高级语言算法的完备算子单元库，通过设计表示硬件逻辑的算子单元，能够以较快的速度设计出帧内预测电路的硬件集成电路。并且，该种帧内预测电路还可以与视频编码器内的其它专用集成电路ASIC部分进行并行流水操作，加快了视频编码器的ASIC的设计速度。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.034 seconds)
