非接触式IC卡和读写器之间波特率自适应方法及其装置

    公开(公告)号:CN101082953A

    公开(公告)日:2007-12-05

    申请号:CN200610012022.5

    申请日:2006-05-29

    Abstract: 非接触式IC卡和读写器之间波特率自适应方法及其装置,涉及非接触式IC卡和读写器之间进行通讯的技术领域。本发明装置的非接触式IC卡和读写器中都包括通用异步接收器发送器UART和控制器CONTROL。非接触式IC卡中还包括引导脉冲序列的接收装置CRS和引导脉冲序列的发送装置CTS。所述读写器中还包括引导脉冲序列的接收装置RS和引导脉冲序列的发送装置TS。引导脉冲序列的接收装置CRS、引导脉冲序列的接收装置RS、引导脉冲序列的发送装置CTS和引导脉冲序列的发送装置TS中均置有定时器。本发明可使非接触式IC卡和读写器之间实现通讯波特率的自适应,无需通过发送特殊命令进行波特率的切换,也避免了由于波特率不同导致的通讯错误和失败。

    一种时钟分频电路及其分频方法

    公开(公告)号:CN108540128A

    公开(公告)日:2018-09-14

    申请号:CN201710122850.2

    申请日:2017-03-03

    CPC classification number: H03K23/486

    Abstract: 本发明公开了一种时钟分频电路及其分频方法。该时钟分频电路包括计数器、第一锁存器、第二锁存器、反相器、同步器和与门,其中,计数器的输出端连接第一锁存器的输入端,第一锁存器的输出端连接与门的输入端,计数器的输出端连接同步器的输入端,同步器输出端连接第二锁存器的输入端,第二锁存器的输出端连接与门的输入端,反相器的输出端连接第二锁存器的输入端,外部输入信号作为时钟源时钟输入计数器、第一锁存器和反相器;本发明由于采用了三分之二时钟分频电路和分频方法,能够更好地实现芯片功耗与性能相平衡,能够实现精确的三分之二分频定时,使得芯片系统能够实现更多频率选择。

    一种对抗差分功耗分析的逻辑单元

    公开(公告)号:CN101187963A

    公开(公告)日:2008-05-28

    申请号:CN200610114558.8

    申请日:2006-11-15

    Abstract: 一种对抗差分功耗分析的逻辑单元,涉及IC卡安全或专用器件加密技术领域。本发明的功耗平衡模块一输出为01的一路与随机信号sel连接到与门一的输入,功耗平衡模块一输出为01n的另一路与随机信号sel连接到与门二的输入,功耗平衡模块二输出为01的一路与随机信号nsel连接到与门三的输入,功耗平衡模块二输出为01n的一路与随机信号nsel连接到与门四的输入。与门一和与门四的输出通过或门一连接到逻辑单元的输出端口OUT,与门二和与门三的输出通过或门二连接到逻辑单元的输出端口OUTN。所述两个功耗平衡模块和四个与门消耗功率恒定,逻辑单元的输出端口统计上功耗平衡。同现有技术相比,本发明实现单元内部和输出的功耗平衡,同时有效避免毛刺。

    一种对抗差分功耗分析的逻辑单元

    公开(公告)号:CN101187963B

    公开(公告)日:2010-05-12

    申请号:CN200610114558.8

    申请日:2006-11-15

    Abstract: 一种对抗差分功耗分析的逻辑单元,涉及IC卡安全或专用器件加密技术领域。本发明的功耗平衡模块一输出为01的一路与随机信号sel连接到与门一的输入,功耗平衡模块一输出为01n的另一路与随机信号sel连接到与门二的输入,功耗平衡模块二输出为01的一路与随机信号nsel连接到与门三的输入,功耗平衡模块二输出为01n的一路与随机信号nsel连接到与门四的输入。与门一和与门四的输出通过或门一连接到逻辑单元的输出端口OUT,与门二和与门三的输出通过或门二连接到逻辑单元的输出端口OUTN。所述两个功耗平衡模块和四个与门消耗功率恒定,逻辑单元的输出端口统计上功耗平衡。同现有技术相比,本发明实现单元内部和输出的功耗平衡,同时有效避免毛刺。

    一种自动检测芯片上电并发送3B指令信号的电路

    公开(公告)号:CN206353315U

    公开(公告)日:2017-07-25

    申请号:CN201621425009.8

    申请日:2016-12-23

    Abstract: 本实用新型提供了一种自动检测芯片上电并发送3B指令信号的电路,所述电路包括电源识别单元、上升沿检测单元和通用异步收发传输器,通用异步收发传输器包括计数器和移位寄存器;智能卡芯片上电后,自电源VCC为高电压开始,上升沿检测单元检测到复位信号端口RST信号产生上升沿时,产生复位使能信号,复位使能信号有效且计数器自动计数到400个时钟信号后,移位寄存器自动向输入输出端口I/O串行发送3B指令信号,使得智能卡的卡机接收卡片上电复位应答,这实现了智能卡卡片多接口同时工作的功能,大大提高了卡机的应答速度,缩短了等待时间,从而使卡片的工作效率得到提升。

    对抗差分功耗分析的逻辑单元

    公开(公告)号:CN200969097Y

    公开(公告)日:2007-10-31

    申请号:CN200620158470.1

    申请日:2006-11-15

    Abstract: 对抗差分功耗分析的逻辑单元,涉及IC卡安全或专用器件加密技术领域。本实用新型的功耗平衡模块一输出为01的一路与随机信号sel连接到与门一的输入,功耗平衡模块一输出为01n的另一路与随机信号sel连接到与门二的输入,功耗平衡模块二输出为01的一路与随机信号nsel连接到与门三的输入,功耗平衡模块二输出为01n的一路与随机信号nsel连接到与门四的输入。与门一和与门四的输出通过或门一连接到逻辑单元的输出端口OUT,与门二和与门三的输出通过或门二连接到逻辑单元的输出端口OUTN。所述两个功耗平衡模块和四个与门消耗功率恒定,逻辑单元的输出端口统计上功耗平衡。同现有技术相比,本实用新型实现单元内部和输出的功耗平衡,同时有效避免毛刺。

    一种基于UVM的寄存器验证模型自动生成装置

    公开(公告)号:CN206921077U

    公开(公告)日:2018-01-23

    申请号:CN201720577673.2

    申请日:2017-05-23

    Abstract: 本实用新型公开了一种基于UVM的寄存器验证模型自动生成装置,包括特殊寄存器和存储单元模型发生器、特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器和覆盖率统计器,其中,特殊寄存器和存储单元模型发生器,用于输入被测芯片的设计文档,并输出特殊寄存器和存储单元模型;特殊寄存器和存储单元,用于存储特殊寄存器和存储单元模型,标记特殊寄存器和存储单元的访问属性,用于自动测试的生成和比较。本实用新型采用了特殊寄存器和存储单元模型发生器,输入被测芯片设计文档,就会自动生成并输出特殊寄存器存储单元模型,能够自动化完成特殊寄存器和存储器单元访问测试,实现从输入设计文档到验证的自动化,保证验证结果正确性。

Patent Agency Ranking