公开(公告)号：CN101549781A

公开(公告)日：2009-10-07

申请号：CN200910133055.9

申请日：2009-04-02

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  目崎义雄 ,  薮原良树

IPC: B65D85/86 ,  B65D81/24 ,  B65D81/26 ,  B65D81/20 ,  B65D77/04 ,  B65D77/24

CPC classification number: B65B61/20 ,  B65B31/024 ,  B65D77/003 ,  B65D77/04 ,  B65D81/266

Abstract: 本发明提供了一种用于防止化合物半导体衬底表面氧化的化合物半导体衬底包装方法。所述化合物半导体衬底的包装方法包括第一步骤：将化合物半导体衬底(10)插到可透气的刚性容器(20)内，将所述刚性容器(20)放到具有1～100ml·m－2·天－1·atm－1的透氧率和1～15g·m－2·天－1的透湿率的内包装袋(30)内，用惰性气体置换所述内包装袋(30)内的空气，以及对所述内包装袋进行气密性密封；以及第二步骤：将所述密封的内包装袋(30)和至少吸收或吸附氧气和水分的脱氧剂/脱水剂(40)放到外包装袋(60)内，并对所述外包装袋(60)进行气密性密封，所述外包装袋(60)具有5ml·m－2·天－1·atm－1以下且低于所述内包装袋(30)的透氧率，并具有3g·m－2·天－1以下且低于所述内包装袋(30)的透湿率。

公开(公告)号：CN1929088A

公开(公告)日：2007-03-14

申请号：CN200610114883.4

申请日：2006-08-16

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  目崎义雄

IPC: H01L21/02 ,  H01L33/00 ,  H01S5/00 ,  C30B29/40

CPC classification number: C30B29/40 ,  C30B29/406 ,  C30B33/00 ,  H01L23/544 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/32 ,  H01L33/0095 ,  H01L2223/54453 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在该氮化物半导体基板的加工方法中，首先，准备圆盘状的氮化物半导体基板(20)，其具备多个条纹区域(12)，该多个条纹区域(12)由晶体缺陷密度高于周围的单晶体区域(14)的缺陷集中区域构成。接着，以条纹区域(12)延伸的方向(ST)为基准，在氮化物半导体基板(20)的缘的规定位置形成定向平面(OF)。

公开(公告)号：CN102696096A

公开(公告)日：2012-09-26

申请号：CN201080060614.9

申请日：2010-12-16

Applicant: 住友电气工业株式会社

Inventor： 目崎义雄 ,  山崎哲弥 ,  西浦隆幸

IPC: H01L21/304 ,  B24B37/08

CPC classification number: H01L21/02013 ,  B24B37/08 ,  B24B37/24 ,  B24B37/26

Abstract: 提供一种能够降低化合物半导体晶片的缺陷、破裂不良的研磨加工方法。本发明的化合物半导体晶片的加工方法对化合物半导体晶片的双面进行抛光加工，包括在上平台与下平台之间配置上述半导体晶片而进行抛光加工的工序，在上述上平台的上述晶片侧的面粘贴有软质材料。本发明的加工装置包括上平台和下平台，用于在上述上平台与下平台之间配置半导体晶片而对该半导体晶片的双面进行抛光加工，在上述上平台的上述晶片侧的面粘贴有软质材料。

公开(公告)号：CN101315910B

公开(公告)日：2011-02-09

申请号：CN200710167164.3

申请日：2007-10-24

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  目崎义雄 ,  堀江裕介 ,  樋口恭明

IPC: H01L23/00 ,  H01L21/302

CPC classification number: H01L21/02052 ,  C30B29/42 ,  C30B33/10 ,  H01L21/02008 ,  H01L21/02395 ,  H01L21/0254 ,  H01L21/3245

Abstract: 一种GaAs半导体衬底(10)包括表面层(10a)。当利用通过X-射线光电子光谱术在光电子出射角θ为10°的条件下测量的Ga原子和As原子的3d电子光谱来计算原子比时，该表面层(10a)上所有Ga原子对所有As原子的构成原子比(Ga)/(As)至少为0.5且不大于0.9；在该表面层(10a)上，与O原子结合的As原子与所有Ga原子和所有As原子的比(As-O)/{(Ga)+(As)}至少为0.15且不超过0.35；并且在该表面层(10a)上，与O原子结合的Ga原子与所有Ga原子和所有As原子的比(Ga-O)/{(Ga)+(As)}至少为0.15且不超过0.35。因此，提供了具有清洁到允许至少通过衬底的热清洗移除表面上的杂质和氧化物这样的程度的表面的GaAs半导体衬底。

公开(公告)号：CN101314211A

公开(公告)日：2008-12-03

申请号：CN200710162471.2

申请日：2007-10-15

Applicant: 住友电气工业株式会社

Inventor： 目崎义雄 ,  西浦隆幸 ,  中山雅博

IPC: B24B29/00 ,  H01L21/304 ,  C09G1/04

CPC classification number: B24B37/042 ,  B24B37/0056 ,  H01L21/02024 ,  H01L21/02052 ,  Y10T428/24355 ,  Y10T428/31678

Abstract: 本发明公开了化合物半导体衬底抛光方法、化合物半导体衬底、化合物半导体外延衬底制造方法和化合物半导体外延衬底，藉此使存在于衬底前表面上的氧减少。化合物半导体衬底抛光方法包括制备步骤(S10)、第一抛光步骤(S20)和第二抛光步骤(S30)。在制备步骤(S10)中，制备化合物半导体衬底。在第一抛光步骤(S20)中，用含氯抛光剂抛光该化合物半导体衬底。在第一抛光步骤(S20)之后的第二抛光步骤(S30)中，利用包含无机增效剂pH为大于等于8.5且小于等于13.0的碱性水溶液执行抛光操作。

公开(公告)号：CN118201990A

公开(公告)日：2024-06-14

申请号：CN202280073686.X

申请日：2022-10-31

Applicant: 住友电气工业株式会社 ,  住友电工印刷电路株式会社

Inventor： 改森信吾 ,  二宫崇 ,  目崎义雄 ,  杉浦元彦 ,  今崎瑛子 ,  奥田泰弘

IPC: C08J5/18 ,  C08K3/013 ,  C08K3/36 ,  C08L27/18 ,  H05K1/03 ,  H05K3/46

Abstract: 本公开的一方式所涉及的电介质片材含有聚四氟乙烯及球状的无机填料，所述无机填料相对于所述聚四氟乙烯的质量比为1.3以上，所述无机填料的平均粒径为0.3μm以上且4.0μm以下，所述无机填料包含二氧化硅，所述聚四氟乙烯的一部分作为多个纤维体而存在，在180度剥离试验实施后的表面的SEM图像中，所述多个纤维体中的至少一部分纤维体具有粗细为0.1μm以上且3.0μm以下、且长度为50μm以上且5000μm以下的区域，所述至少一部分纤维体的所述区域的平均间隔为10μm以下。

公开(公告)号：CN101315910A

公开(公告)日：2008-12-03

申请号：CN200710167164.3

申请日：2007-10-24

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  目崎义雄 ,  堀江裕介 ,  樋口恭明

IPC: H01L23/00 ,  H01L21/302

CPC classification number: H01L21/02052 ,  C30B29/42 ,  C30B33/10 ,  H01L21/02008 ,  H01L21/02395 ,  H01L21/0254 ,  H01L21/3245

Abstract: 一种GaAs半导体衬底(10)包括表面层(10a)。当利用通过X－射线光电子光谱术在光电子出射角θ为10°的条件下测量的Ga原子和As原子的3d电子光谱来计算原子比时，该表面层(10a)上所有Ga原子对所有As原子的构成原子比(Ga)/(As)至少为0.5且不大于0.9；在该表面层(10a)上，与O原子结合的As原子与所有Ga原子和所有As原子的比(As－O)/{(Ga)+(As)}至少为0.15且不超过0.35；并且在该表面层(10a)上，与O原子结合的Ga原子与所有Ga原子和所有As原子的比(Ga－O)/{(Ga)+(As)}至少为0.15且不超过0.35。因此，提供了具有清洁到允许至少通过衬底的热清洗移除表面上的杂质和氧化物这样的程度的表面的GaAs半导体衬底。

公开(公告)号：CN1457507A

公开(公告)日：2003-11-19

申请号：CN02800537.6

申请日：2002-03-01

Applicant: 住友电气工业株式会社

Inventor： 冈本贵敏 ,  目崎义雄 ,  森本俊之

IPC: H01L21/304

CPC classification number: H01L21/02052 ,  B24B37/042 ,  B24B37/30 ,  H01L21/02024

Abstract: 化合物半导体晶片的制备方法，其中颗粒附着、正表面氧化和变质是轻微的并且减少了有机溶剂的用量。吸附垫结合在抛光盘上，不需要使用蜡将晶片吸附在吸附垫上进行抛光后，不用干燥而存放在净化水中。由于在净化水中存放，所以颗粒附着、正表面氧化和变质变得轻微，从而可以得到高质量的晶片。在紧接着水中存放的清洗程序中，可以省略有机溶剂清洗。这使得使用/浪费有毒有机溶剂的数量减少。

公开(公告)号：CN101549781B

公开(公告)日：2012-05-30

申请号：CN200910133055.9

申请日：2009-04-02

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  目崎义雄 ,  薮原良树

IPC: B65D85/86 ,  B65D81/24 ,  B65D81/26 ,  B65D81/20 ,  B65D77/04 ,  B65D77/24

CPC classification number: B65B61/20 ,  B65B31/024 ,  B65D77/003 ,  B65D77/04 ,  B65D81/266

Abstract: 本发明提供了一种用于防止化合物半导体衬底表面氧化的化合物半导体衬底包装方法。所述化合物半导体衬底的包装方法包括第一步骤：将化合物半导体衬底(10)插到可透气的刚性容器(20)内，将所述刚性容器(20)放到具有1～100ml·m-2·天-1·atm-1的透氧率和1～15g·m-2·天-1的透湿率的内包装袋(30)内，用惰性气体置换所述内包装袋(30)内的空气，以及对所述内包装袋进行气密性密封；以及第二步骤：将所述密封的内包装袋(30)和至少吸收或吸附氧气和水分的脱氧剂/脱水剂(40)放到外包装袋(60)内，并对所述外包装袋(60)进行气密性密封，所述外包装袋(60)具有5ml·m-2·天-1·atm-1以下且低于所述内包装袋(30)的透氧率，并具有3g·m-2·天-1以下且低于所述内包装袋(30)的透湿率。

公开(公告)号：CN101314211B

公开(公告)日：2010-12-08

申请号：CN200710162471.2

申请日：2007-10-15

Applicant: 住友电气工业株式会社

Inventor： 目崎义雄 ,  西浦隆幸 ,  中山雅博

IPC: B24B29/00 ,  H01L21/304 ,  C09G1/04

CPC classification number: B24B37/042 ,  B24B37/0056 ,  H01L21/02024 ,  H01L21/02052 ,  Y10T428/24355 ,  Y10T428/31678

Abstract: 本发明公开了化合物半导体衬底抛光方法、化合物半导体衬底、化合物半导体外延衬底制造方法和化合物半导体外延衬底，藉此使存在于衬底前表上的氧减少。化合物半导体衬底抛光方法包括制备步骤(S10)、第一抛光步骤(S20)和第二抛光步骤(S30)。在制备步骤(S10)中，制备化合物半导体衬底。在第一抛光步骤(S20)中，用含氯抛光剂抛光该化合物半导体衬底。在第一抛光步骤(S20)之后的第二抛光步骤(S30)中，利用包含无机增效剂pH为大于等于8.5且小于等于13.0的碱性水溶液执行抛光操作。