-
公开(公告)号:CN116783335A
公开(公告)日:2023-09-19
申请号:CN202180087640.9
申请日:2021-12-28
Applicant: 京瓷株式会社
IPC: C30B25/04
Abstract: 具备:异种基板(1);具有开口部(KS)以及掩模部(5)的掩模层(6);与开口部重叠的晶种部(3S);和配置于晶种部上以及掩模部上的包含GaN系半导体的半导体层(8),在半导体层的有效部(YS)的上表面包含在沿着开口部的宽度方向的第1方向上具有10μm的尺寸、在与第1方向正交的第2方向上具有10μm的尺寸的至少1个低缺陷区域(AL),在低缺陷区域(AL)中,通过CL法没有测到线状缺陷。
-
公开(公告)号:CN117859210A
公开(公告)日:2024-04-09
申请号:CN202280057881.3
申请日:2022-08-24
Applicant: 京瓷株式会社
IPC: H01L33/32 , C23C16/04 , C30B25/04 , H01L21/205 , H01L21/301 , H01S5/343
Abstract: 进行如下工序:准备在主基板的上方形成有第1半导体部(S1)的半导体基板(11);通过在第1半导体部(S1)形成多个沟槽(TR),来将第1半导体部(S1)分割成多个基底半导体部(8);和在多个基底半导体部(8)的至少1个的上方形成化合物半导体部(9)。
-
-
公开(公告)号:CN116569338A
公开(公告)日:2023-08-08
申请号:CN202180082891.8
申请日:2021-12-06
Applicant: 京瓷株式会社
IPC: H01L29/06
Abstract: 半导体元件的制造方法包含:第1工序,在基板(11)的表面(11a)上形成具有开口(22)的掩模(21);第2工序,从由开口(22)露出的表面(11a)起,使半导体沿着掩模(21)外延生长,生长作为第1半导体层的GaN层(32);和第3工序,生长作为第2半导体层的GaN层(33)。在位于层叠方向上与基板11相反的一侧且设置肖特基电极(41)的表面(33a),从表面(33a)的端部到肖特基电极(41)的宽度(w2)比掩模(21)的宽度(w1)小。
-
公开(公告)号:CN117678081A
公开(公告)日:2024-03-08
申请号:CN202280050232.0
申请日:2022-07-15
Applicant: 京瓷株式会社
Abstract: 具备:半导体基板,具备主基板、位于比主基板更上方且包含掩模部以及开口部的掩模、和位于比掩模更上方的基底半导体部;和化合物半导体部,位于比半导体基板更上方,具有第1发光部,半导体基板包含:第1孔洞,在厚度方向上贯通主基板,在第1发光部的下方与第1发光部重叠。
-
-
-
-