-
公开(公告)号:CN114496691A
公开(公告)日:2022-05-13
申请号:CN202011173116.7
申请日:2020-10-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/32 , H01L21/683 , H01L21/67
Abstract: 本发明涉及一种静电卡盘固定结构,涉及半导体制造技术领域,用于解决聚焦环可能会发生物理性偏移的问题。该静电卡盘固定结构由聚焦环和基底组成;所述基底工作侧上设置有第一连接部;所述聚焦环的环平面上设置第二连接部;所述聚焦环包覆静电卡盘的边缘;所述基底和所述聚焦环通过所述第一连接部与所述第二连接部卡合连接。本发明能够防止聚焦环在长时间工艺流片中发生物理性偏移,进而保证刻蚀后不会发生图形漂移,从而提高蚀刻过程中晶圆的良率。
-
公开(公告)号:CN114420548A
公开(公告)日:2022-04-29
申请号:CN202011173181.X
申请日:2020-10-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/033 , H01L27/108
Abstract: 本发明涉及一种双重图形刻蚀方法和DRAM的制造方法,属于半导体技术领域,解决了现有技术中在工艺腔室中实施所有刻蚀工艺而导致制造成本提高的问题。该方法包括:在工艺腔室中提供包括半导体衬底;在半导体衬底上方顺序形成第一硬掩模层、第二硬掩模层、底部掩模层和顶部掩模层;通过光刻工艺对顶部掩模层进行图案化;在图案化的顶部掩模层上方沉积侧墙材料层;对侧墙材料层和顶部氮氧化硅掩模层进行刻蚀以暴露旋涂碳掩模层的顶面;以及将半导体衬底从工艺腔室转移至光刻胶剥离室中,通过去胶工艺去除旋涂碳掩模层。在工艺腔室中实施侧墙氧化物和SiON刻蚀工艺而在光刻胶剥离室中实施旋涂碳刻蚀工艺,以缩减工艺腔室的使用时间。
-
公开(公告)号:CN114242652A
公开(公告)日:2022-03-25
申请号:CN202010942523.3
申请日:2020-09-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/033 , H01L21/027 , H01L21/311 , H01L21/66 , H01L21/8242
Abstract: 本发明涉及一种接触孔的刻蚀方法及DRAM的制造方法,属于半导体技术领域,解决了现有HARC刻蚀配方只有时间刻蚀步骤而没有EPD刻蚀步骤,和在刻蚀接触孔时,放射出的波长信号太小而导致EPD刻蚀不起作用的问题。刻蚀方法包括:提供半导体衬底,其中,半导体衬底中形成有导电部件;在半导体衬底上方由下至上顺序形成刻蚀停止层、待刻蚀层、第一掩模层和第二掩模层;对第二掩模层进行光刻工艺以形成第二掩模层图案;将第二掩模层图案转移到第一掩模层中以形成第一掩模层图案;以及以第一掩模层图案为掩模,刻蚀待刻蚀层和刻蚀停止层以形成接触孔并露出导电部件,其中,待刻蚀层的刻蚀中采用端点检测EPD。实现HARC刻蚀菜单包括改进EPD刻蚀,克服了技术偏见。
-
公开(公告)号:CN114068417A
公开(公告)日:2022-02-18
申请号:CN202010763314.2
申请日:2020-07-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明涉及一种形成用于半导体的电容器结构的方法、电容器和电子设备,包括如下步骤:形成多个筒形存储电极;在每个筒形存储电极的顶部形成侧墙形状的第一支撑体,其中,第一支撑体的上表面与所述筒形存储电极的顶部齐平,多个第一支撑体形成第一支撑层;以所述第一支撑体为掩膜,在第一支撑层之下形成支撑筒形存储电极的其他支撑层。能够简单的形成网状或格状等的交叉形状的支撑层,降低工艺成本和生产时间。使电容器即便具有非常高的高宽比,也不会倾倒,能够根本性地解决电容器倾倒的问题。
-
公开(公告)号:CN114068416A
公开(公告)日:2022-02-18
申请号:CN202010763312.3
申请日:2020-07-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明涉及一种制造DRAM电容器的方法,包括如下步骤:在半导体基板上依次形成阻挡层、第一模制层、第一隔离层、第二模制层、第二隔离层和牺牲层后,使用光刻胶的曝光与刻蚀技术形成多个孔;利用所有的孔沉积下部电极后,形成多个圆筒形下部电极,使用刻蚀技术将第二隔离层之上作出下部电极外侧的环形侧墙;利用所述环形侧墙刻蚀第二隔离层、第二模制层、第一隔离层和第一模制层,留下的隔离层形成下部电极的支撑体。通过以环形侧墙作为掩膜,刻蚀去除其他模制层和隔离层,能够简单的形成支撑体,降低工艺成本和生产时间。使电容器即便具有非常高的高宽比,也不会倾倒,能够根本性地解决电容器倾倒的问题。
-
公开(公告)号:CN113838851A
公开(公告)日:2021-12-24
申请号:CN202010588876.8
申请日:2020-06-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L23/48 , H01L23/528
Abstract: 本公开提供一种半导体结构、其制作方法、半导体存储器及电子设备。本公开的半导体结构包括:半导体衬底;第一层间介电层,形成于所述半导体衬底上;第二层间介电层,形成于所述第一层间介电层上;接触插塞,填充于贯穿所述第一层间介电层和所述第二层间介电层的接触孔中,与所述半导体衬底接触;其中,所述第一层间介电层的材质包括氧化物,所述第二层间介电层的材质包括氮化物。该半导体结构,通过在包括氧化物的层间介电层上覆盖包括氮化物的层间介电层,减少了刻蚀接触孔时产生的开口弯曲现象,避免了接触孔尺寸的增加,使精细化持续,进而提高了半导体器件制作的稳定性。
-
公开(公告)号:CN112017950A
公开(公告)日:2020-12-01
申请号:CN202010692245.0
申请日:2020-07-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/033
Abstract: 本申请涉及半导体结构的制造方法多重图形化方法,本申请中在多重图形化方法的侧墙结构制程工艺中,在进行刻蚀侧墙层后形成了一层保护层以对下面的掩模层进行保护,从而避免后续的刻蚀工序对掩模层产生不期望的损失而导致的尺寸偏移现象。
-
公开(公告)号:CN114613655A
公开(公告)日:2022-06-10
申请号:CN202011395576.4
申请日:2020-12-03
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种旋转喷洒装置、半导体反应腔室及蚀刻机,涉及半导体制造技术领域,用于解决晶圆中各区域刻蚀一致性差的问题。旋转喷洒装置包括:喷注器及与喷注器驱动连接的喷注器旋转驱动装置;所述喷注器的工作侧用于喷注等离子气体;所述喷注器旋转驱动装置驱动所述喷注器旋转,所述喷注器旋转过程中喷注等离子气体。本发明提供的技术方案能够提高晶圆良率。
-
公开(公告)号:CN114520161A
公开(公告)日:2022-05-20
申请号:CN202011293683.6
申请日:2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种晶圆处理装置及方法,属于半导体制造技术领域,解决了现有技术中在进行完所有的晶圆工艺之后才进行清洗,导致无法将半导体制造过程中产生的烟气完全去除,晶圆良率损失的问题。该晶圆处理装置包括工艺腔室、转运腔室和清洗系统。清洗系统设于晶圆处理装置内,以使经过工艺腔室的晶圆能够直接进入清洗系统进行清洗。转运腔室内设有转运机械手,转运机械手完成晶圆在工艺腔室与转运腔室间以及转运腔室与清洗系统间的传送。晶圆处理方法包括在进行完每一个会产生烟气的工艺之后均将晶圆送入清洗系统清洗并进行干燥处理。本发明实现了对烟气的有效去除,改善了因烟气造成的良率损失。
-
公开(公告)号:CN114068321A
公开(公告)日:2022-02-18
申请号:CN202010751670.2
申请日:2020-07-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/308 , H01J37/32 , H01L27/108
Abstract: 本发明涉及一种硬掩模去除方法和DRAM的制造方法,属于半导体技术领域,解决了现有的去除硬掩膜方法需要设置保护层否则会导致下层损害或损失。硬掩模去除方法包括:提供半导体衬底;在半导体衬底上方自下而上顺序形成基底材料层、待刻蚀层和硬掩模层图案,其中,基底材料层的材料与硬掩模层的材料为相同或相似物质;以硬掩模层图案为掩模,刻蚀待刻蚀层以形成接触孔,其中,接触孔为高横竖比孔;以及通过等离子体刻蚀去除硬掩模层的剩余材料,并且保持基底材料层未被刻蚀。不需要高横竖比孔中的保护层来保护基底材料层的情况下,在刻蚀后去除硬掩模层时也能够保持基底材料层未被刻蚀。
-
-
-
-
-
-
-
-
-