-
公开(公告)号：CN119892017A
公开(公告)日：2025-04-25
申请号：CN202411884590.9
申请日：2024-12-19
Applicant: 中国科学院微电子研究所
IPC: H03K3/356 , H03K3/01 , H03K19/003
Abstract: 本发明公开一种锁存器，涉及集成电路设计领域，以解决现有技术中锁存电路的多个存储节点受到粒子撞击后导致电路输出电平的错误率较高的问题。锁存器至少包括：输入模块、时钟控制模块、存储模块以及输出模块；将输入模块的第一端与锁存器的输入端连接，第二端与存储模块的输入端连接；将存储模块的输出端与输出模块的第一端连接；将输出模块的第二端与锁存器的输出端连接，将时钟控制模块的输入端与时钟信号输入端连接；时钟控制模块的输出端分别与输入模块及输出模块连接；锁存器用于当目标节点发生粒子碰撞时，利用存储模块生成目标节点对应电平的反信号；从而提升了多个存储节点同时受到粒子撞击后电路输出电平的正确率。
-
公开(公告)号：CN119766203A
公开(公告)日：2025-04-04
申请号：CN202411640525.1
申请日：2024-11-15
Applicant: 中国科学院微电子研究所
IPC: H03K3/3562 , H03K3/013
Abstract: 本发明公开一种抵抗单粒子翻转的锁存器及触发器，涉及数字集成电路设计技术领域，以解决现有技术中无法抵抗数字电路中多个节点发生单粒子翻转的问题。锁存器至少包括相互连接的基本锁存器、传输门及探测电路，基本锁存器用于锁存该锁存器对应加固电路的存储电平状态；锁存器利用探测电路的探测信号判断基本锁存器的电平翻转状态，并基于基本锁存器的电平翻转状态生成控制锁存器的控制信号；进一步可以利用多个上述结构的锁存器组成触发器；从而实现了在锁存器及触发器受到多节点单粒子轰击后能恢复到正确电平，提升了锁存器及触发器对单粒子翻转的抵抗能力。
-
公开(公告)号：CN119783625A
公开(公告)日：2025-04-08
申请号：CN202411733073.1
申请日：2024-11-28
Applicant: 中国科学院微电子研究所
IPC: G06F30/394 , G06F30/398
Abstract: 本发明公开一种单片3D集成电路布局方法、装置、设备及介质，涉及布局布线技术领域，以解决现有3D集成电路布局连线总长度过长的问题。方法包括：获取待布局集成电路的单元信息；确定第一根单元以及待分配单元；针对待分配单元中的任意一个单元，根据单元宽度和单元高度确定当前第一电路层和第二电路层的面积，并将面积小的电路层确定为待分配单元的目标电路层；基于连接信息和端口坐标，将3D集成电路的连线总长度最短时待分配单元在目标电路层中的位置确定为目标位置；依次确定剩余单元的目标电路层和目标位置，完成3D集成电路布局。本发明提供的单片3D集成电路布局方法用于缩短3D集成电路的连线总长度，提高3D集成电路的性能。
-
公开(公告)号：CN116453570A
公开(公告)日：2023-07-18
申请号：CN202310233286.7
申请日：2023-03-06
Applicant: 中国科学院微电子研究所
IPC: G11C17/16
Abstract: 本发明公开一种efuse存储电路，涉及集成电路技术领域。efuse存储电路包括：每一行包括至少两个存储单元的efuse存储阵列、多个位线控制单元、编程控制单元、读取控制单元和数据读出单元；其中，多个位线控制单元的个数与efuse存储阵列的行数一致，每个位线控制单元与efuse存储阵列中的每一行的所有存储单元连接；编程控制单元和读取控制单元分别与位线控制单元连接；数据读出单元分别与编程控制单元和读取控制单元连接；每一列的存储单元和对应的字线连接，多个位线控制单元均和共享位线连接；多个存储单元和多个位线控制单元共用同一个编程控制单元和读取控制单元，以在编程和读取完成后最终通过数据读出单元存储对应的数据。
-
Patent Agency Ranking
公开(公告)号：CN119892018A
公开(公告)日：2025-04-25
申请号：CN202411886186.5
申请日：2024-12-19
Applicant: 中国科学院微电子研究所
IPC: H03K3/356 , H03K3/01 , H03K19/003
Abstract: 本发明公开一种锁存器，涉及集成电路设计领域，以解决现有技术中锁存电路的多个存储节点受到粒子撞击后导致电路输出电平的错误率较高的问题。锁存器至少包括：输入模块、时钟控制模块、存储模块以及输出模块；将输入模块的第一端与锁存器的输入端连接，第二端与存储模块的输入端连接；将存储模块的输出端与输出模块的第一端连接；将输出模块的第二端与锁存器的输出端连接，将时钟控制模块的输入端与时钟信号输入端连接；时钟控制模块的输出端分别与输入模块及输出模块连接；锁存器用于当目标节点发生粒子碰撞时，利用存储模块生成目标节点对应电平的反信号；从而提升了多个存储节点同时受到粒子撞击后电路输出电平的正确率。
-
公开(公告)号：CN119886011A
公开(公告)日：2025-04-25
申请号：CN202411876254.X
申请日：2024-12-18
Applicant: 中国科学院微电子研究所
IPC: G06F30/367 , G06F119/02
Abstract: 本发明公开一种抗辐照电路加固可靠性的分析方法、装置、设备及介质，涉及集成电路分析领域，所述抗辐照电路加固可靠性的分析方法，包括：根据抗辐照电路的电路结构，确定所述抗辐照电路在不同状态下各个存储节点之间的控制关系；基于各个所述存储节点在所述不同状态下的控制关系，分析所述抗辐照电路加固可靠性。该方法能够结合所述抗辐照电路的电路结构，直接反映出抗辐照电路的拓扑结构，在抗辐照电路的加固可靠性有待提升的情况下，对抗辐照电路进行改进，同时，该方法无需对每一个存储节点的电位跳变情况分别进行讨论，再分析各个晶体管受到的影响，有利于提高抗辐照电路加固可靠性分析的分析效率。
-
公开(公告)号：CN119766204A
公开(公告)日：2025-04-04
申请号：CN202411640544.4
申请日：2024-11-15
Applicant: 中国科学院微电子研究所
IPC: H03K3/3562 , H03K3/013 , H03K19/0948
Abstract: 本发明公开一种抵抗数字电路中单粒子翻转的锁存器及触发器，涉及数字集成电路设计技术领域，以解决现有技术中无法抵抗数字电路的锁存结构中多个节点发生单粒子翻转的问题。锁存器至少包括相互连接的基本锁存器、传输门及探测电路；所述锁存器利用所述探测电路的探测信号判断所述基本锁存器的电平翻转状态，并基于所述基本锁存器的电平翻转状态生成控制所述锁存器输出的控制信号；进一步可以利用多个上述结构的锁存器组成触发器；从而实现了锁存器及触发器在受到多节点单粒子轰击后能恢复到正确电平，提升了锁存器及触发器对单粒子辐射效应的抵抗能力。
-
公开(公告)号：CN118228647A
公开(公告)日：2024-06-21
申请号：CN202410346454.8
申请日：2024-03-25
Applicant: 中国科学院微电子研究所
IPC: G06F30/33 , G06F30/337
Abstract: 本发明公开一种CAN总线控制器芯片的验证系统、方法及介质，应用于芯片验证领域，CAN总线控制器芯片的验证系统，包括：模拟处理模块，用于根据激励信号以及CAN总线的输出规则，获得模拟数据，模拟数据用于作为CAN总线控制器芯片处理激励信号的模拟输出，激励信号基于CAN总线控制器芯片的节点类型确定，节点类型包括发送节点和接收节点；接口配置模块，用于获取激励信号，并将激励信号发送至芯片处理模块；芯片处理模块，用于配置CAN总线控制器芯片，通过CAN总线控制器芯片对激励信号进行处理，获得CAN总线控制器芯片的真实输出；对比模块，用于根据模拟输出和真实输出，确定CAN总线控制器芯片的验证结果。
-
公开(公告)号：CN118228646A
公开(公告)日：2024-06-21
申请号：CN202410345302.6
申请日：2024-03-25
Applicant: 中国科学院微电子研究所
IPC: G06F30/33 , G06F30/337
Abstract: 本发明公开一种PIN结构光电探测器响应度优化方法、装置及设备，涉及半导体器件技术领域，用于解决现有技术中只考虑I层区域的影响，导致响应度准确性较低的问题。包括：获取PIN结构光电探测器中P区域、I区域以及N区域的厚度以及掺杂浓度；将三个区域的厚度以及掺杂浓度作为变量，对PIN结构光电探测器进行几何结构模型构建，得到目标几何结构模型；采用目标几何结构模型进行仿真，得到仿真结果；基于仿真结果计算响应度，并确定响应度最大值。本发明考虑了P区域、I区域以及N区域的厚度和掺杂浓度等参数对响应度的影响，构建了自动化表征响应度的计算方法，通过关键参量的优化算法，提高了响应度计算的准确性。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.029 seconds)
