-
公开(公告)号：CN103311433B
公开(公告)日：2015-07-22
申请号：CN201210058676.7
申请日：2012-03-07
Applicant: 中国科学院微电子研究所
IPC: H01L45/00
Abstract: 一种阻变存储器的制造方法，所述方法包括：形成第一电极；在所述第一电极上形成阻变功能层，其中，所述阻变功能层包括至少一层第一二元金属氧化物以及至少一层第二二元金属氧化物，且所述第一二元金属氧化物与第二二元金属氧化物交替层叠；进行热退火工艺；在所述阻变功能层上形成第二电极。不同的金属氧化物的金属离子存在差异，通过退火工艺，在两种金属氧化物的界面处发生扩散，形成复合的介电中间物，形成结构缺陷，从而优化阻变功能层的电学特性，提高转变参数的均匀性。
-
公开(公告)号：CN102890955B
公开(公告)日：2015-07-08
申请号：CN201110204364.8
申请日：2011-07-21
Applicant: 中国科学院微电子研究所
IPC: G11C7/06
Abstract: 本发明涉及一种用于大规模快闪存储器的灵敏放大器。所述用于大规模快闪存储器的灵敏放大器包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9和旁路电容C。本发明具有读出速度快，可靠性高的特点，尤其在高密度，大规模的快闪存储器系统中优势更为明显，有效改善了高密度大规模存储器预充速度慢，多单元读取感应速度慢等现状。
-
公开(公告)号：CN103247669B
公开(公告)日：2015-06-17
申请号：CN201210026182.0
申请日：2012-02-07
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L27/115 , H01L21/8247
Abstract: 本发明公开了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法。该双栅电荷俘获存储器具有两个多晶硅栅极，包括：半导体衬底；形成于该半导体衬底之上的第一介质缓冲层；形成于该第一介质缓冲层之上的第二介质缓冲层；形成于该第二介质缓冲层之上的多晶硅底栅；在该多晶硅底栅两侧对称分布的两个纳米线沟道；形成于该多晶硅底栅与该两个纳米线沟道之间的两个电荷俘获存储器介质层；形成于该两个纳米线沟道外侧的两个顶栅介质层；形成于该多晶硅底栅、该电荷俘获存储器介质层、该纳米线沟道及该顶栅介质层之上的硬质掩蔽层；形成于该硬质掩蔽层及该电荷俘获存储器介质层之上的多晶硅顶栅；以及跨越两个纳米线沟道的源区和漏区。
-
公开(公告)号：CN103295633A
公开(公告)日：2013-09-11
申请号：CN201210048730.X
申请日：2012-02-28
Applicant: 中国科学院微电子研究所
IPC: G11C16/06 , H01L27/115
Abstract: 本发明提供了一种2T纳米晶存储器阵列及其操作方法。该阵列包括2T纳米晶存储器、位线、源线、字线、选择晶体管字线、中间线和衬底，其中2T纳米晶存储器包括存储单元和选择晶体管。整个存储器阵列的衬底连接在一起，位线也连接在一起。本发明可以实现CHE编程方式的数据写入，相对于FN隧穿编程方式具有更大的存储窗口以及更好的编程可靠性。并且，由于本发明采用独立的纳米晶存储数据，因此可以防止由于某一点漏电而影响到存储器阵列整体的数据，从而提高存储器阵列的数据保持的稳定性。
-
公开(公告)号：CN102800358A
公开(公告)日：2012-11-28
申请号：CN201110137423.4
申请日：2011-05-25
Applicant: 中国科学院微电子研究所
IPC: G11C16/06
Abstract: 本发明公开一种半导体存储器件，包括：存储单元；每个所述存储单元包括字线、位线、浮栅存储器件和动态存储电容；所述浮栅存储器件的栅极与一条所述字线相连，源极与另一条所述字线相连，漏极与所述位线相连；所述动态存储电容的一端与所述浮栅存储器件的源极相连，另一端接地。本发明所公开的半导体存储器件，同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。
-
Patent Agency Ranking
公开(公告)号：CN102779550A
公开(公告)日：2012-11-14
申请号：CN201110122303.7
申请日：2011-05-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明实施例公开了一种多功能存储单元，包括：半导体衬底；位于半导体衬底上的电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；位于存储叠层结构一侧的源漏区上的阻变存储器。通过将电荷俘获式存储器和阻变存储器集成在一个存储单元中，可以根据不同的应用环境实现CTM或RRAM两种不同的存储方式，通过制造该存储单元便能提供具有CTM和RRAM两种功能的存储器件，大大降低了存储器产品的制造成本。
-
公开(公告)号：CN102655167A
公开(公告)日：2012-09-05
申请号：CN201110050091.6
申请日：2011-03-02
Applicant: 中国科学院微电子研究所
IPC: H01L29/423 , H01L29/792
Abstract: 本发明公开了一种电荷俘获型栅堆栈及存储单元。该栅堆栈由隧穿层、存储层及阻挡层自下而上堆叠而成，其中，该存储层由至少三层介质子层堆叠而成，至少三层介质子层包括至少两层存储介质子层和至少一层夹于存储介质子层之间的能带调制介质子层，能带调制介质子层用于改变存储层中的电荷分布，以减少靠近阻挡层的电荷，使得电荷集中于存储层中。本发明中，通过有效控制存储层中的电荷分布，可以提高栅堆栈存储层对电荷的束缚能力的数据保持特性，实现器件的高可靠性操作。此外，本发明通过引入存储层能带调制结构，实现电荷俘获型非挥发存储器件编程效率、操作电压等器件性能的优化。
-
公开(公告)号：CN102558583A
公开(公告)日：2012-07-11
申请号：CN201010578565.X
申请日：2010-12-08
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种用于声表面波传感器的半导体薄膜的成膜方法，该方法包括：制备半导体氧化物溶胶和聚吡咯溶液，并将二者混合，经过剧烈搅拌及过滤后得到用于成膜的混合溶液；以及对基片进行清洁及干燥处理，将处理后的基片浸入该用于成膜的混合溶液中，取出后用去离子水洗涤并用氮气吹干。利用本发明，可自组装淀积聚吡咯掺杂半导体氧化物的敏感膜，使传感器件制作工艺大大简化。并且，该方法成本小，膜厚可控，重复性好，简单易行。
-
公开(公告)号：CN102378100A
公开(公告)日：2012-03-14
申请号：CN201010247775.0
申请日：2010-08-06
Applicant: 中国科学院微电子研究所
IPC: H04R31/00
Abstract: 本发明公开了一种换能器薄膜的制作方法，该方法采用磁控共溅射或激光溅射方式将铝钛铬合金材料一次成膜，形成金属换能器。所述铝钛铬合金材料组成为金属钛为3％至10％，金属铬为1％至2％，其余为金属铝。利用本发明，采用磁控共溅射或激光溅射方式将铝钛铬合金材料一次成膜制作的换能器与传统的铝换能器相比，与常见的单晶基底附着力强，器件性能稳定，抗酸碱性能优越，器件图形完成后不需要再沉积保护层。
-
公开(公告)号：CN102610277B
公开(公告)日：2015-02-04
申请号：CN201110022638.1
申请日：2011-01-20
Applicant: 中国科学院微电子研究所
IPC: G11C16/10
Abstract: 本发明公开了一种非挥发性存储器件的编程方法，属于非挥发性存储器技术领域。所述存储器件为堆栈栅非挥发性存储器件时，所述方法包括如下步骤：在编程时刻前，于非挥发性存储器件的漏极和/或源极，施加预定脉冲宽度和电压的负脉冲；于编程时刻，在栅极和漏极,或栅极和源极施加脉冲宽度相同的正向同步脉冲。本发明通过扩大热电子注入编程时电子注入区域的范围，增加注入电子的数量，从而提高电子的注入效率，使得存储窗口增大。同时，扩大的注入范围，可以有效降低电子窄范围注入时对隧穿介质层带来的损坏，提高非挥发性存储器的可靠性，延长电荷在存储层中的保持时间以及增加存储其编程/擦除的次数。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.036 seconds)
