-
公开(公告)号：CN102237131B
公开(公告)日：2013-11-06
申请号：CN201010162241.8
申请日：2010-04-28
Applicant: 中国科学院微电子研究所
IPC: G11C16/06
Abstract: 本发明公开了一种降低存储器读干扰的电路及方法。该电路包括全局字线、本地字线、存储块、存储子块、位线译码电路、高压切换电路和译码开关。该方法对字线采用两级译码技术，将传统存储块划分成块和子块，在编程和擦除时，存储器对整个块进行编程和擦除操作；在读取时，存储器仅对选中的子块进行读取操作，存储器在读取操作时，读取电压仅加载在选中子块的字线上，而未选中子块的字线电压为零，这样就能使读取操作带来的干扰降低到最小，提高存储数据的保持特性。利用本发明，可使存储器在存储密度不变的情况下，数倍的增加数据保持特性，提高存储器的可靠性；或者在数据保持特性不变的情况下，提高存储器的存储密度，降低单比特存储容量的成本。
-
公开(公告)号：CN102117656B
公开(公告)日：2013-10-16
申请号：CN200910312948.X
申请日：2009-12-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及基于纳米晶浮栅结构的多值非挥发性存储器的存储方法，属于存储器技术领域。所述存储方法采用热电子注入为编程方式，以FN隧穿为擦除方式，以读电流大小来区分00、01、10、11四种存储状态，从而可以在同样的面积下实现多值存储，使存储量增大两倍。本发明采用新的编程方式，在源漏两端同时编程操作，并形成多值存储，这大大地提高了编程效率，同时增大了存储窗口，实现更多点子的存储，并在同样大小的存储单元上实现了两倍于之前的存储量；另外，在实现此优点的同时并未改变制造工艺，大大降低了成本。
-
公开(公告)号：CN103295633A
公开(公告)日：2013-09-11
申请号：CN201210048730.X
申请日：2012-02-28
Applicant: 中国科学院微电子研究所
IPC: G11C16/06 , H01L27/115
Abstract: 本发明提供了一种2T纳米晶存储器阵列及其操作方法。该阵列包括2T纳米晶存储器、位线、源线、字线、选择晶体管字线、中间线和衬底，其中2T纳米晶存储器包括存储单元和选择晶体管。整个存储器阵列的衬底连接在一起，位线也连接在一起。本发明可以实现CHE编程方式的数据写入，相对于FN隧穿编程方式具有更大的存储窗口以及更好的编程可靠性。并且，由于本发明采用独立的纳米晶存储数据，因此可以防止由于某一点漏电而影响到存储器阵列整体的数据，从而提高存储器阵列的数据保持的稳定性。
-
公开(公告)号：CN102779550A
公开(公告)日：2012-11-14
申请号：CN201110122303.7
申请日：2011-05-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明实施例公开了一种多功能存储单元，包括：半导体衬底；位于半导体衬底上的电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；位于存储叠层结构一侧的源漏区上的阻变存储器。通过将电荷俘获式存储器和阻变存储器集成在一个存储单元中，可以根据不同的应用环境实现CTM或RRAM两种不同的存储方式，通过制造该存储单元便能提供具有CTM和RRAM两种功能的存储器件，大大降低了存储器产品的制造成本。
-
公开(公告)号：CN102655167A
公开(公告)日：2012-09-05
申请号：CN201110050091.6
申请日：2011-03-02
Applicant: 中国科学院微电子研究所
IPC: H01L29/423 , H01L29/792
Abstract: 本发明公开了一种电荷俘获型栅堆栈及存储单元。该栅堆栈由隧穿层、存储层及阻挡层自下而上堆叠而成，其中，该存储层由至少三层介质子层堆叠而成，至少三层介质子层包括至少两层存储介质子层和至少一层夹于存储介质子层之间的能带调制介质子层，能带调制介质子层用于改变存储层中的电荷分布，以减少靠近阻挡层的电荷，使得电荷集中于存储层中。本发明中，通过有效控制存储层中的电荷分布，可以提高栅堆栈存储层对电荷的束缚能力的数据保持特性，实现器件的高可靠性操作。此外，本发明通过引入存储层能带调制结构，实现电荷俘获型非挥发存储器件编程效率、操作电压等器件性能的优化。
-
Patent Agency Ranking
公开(公告)号：CN102315223A
公开(公告)日：2012-01-11
申请号：CN201010227176.2
申请日：2010-07-07
Applicant: 中国科学院微电子研究所
IPC: H01L27/115 , H01L29/49 , H01L21/8247 , H01L21/28
Abstract: 本发明公开了一种高性能平面浮栅闪存器件结构，该结构包括：硅衬底(1)；在硅衬底(1)上重掺杂的源导电区(7)和漏导电区(8)；覆盖在源导电区(7)与漏导电区(8)之间热载流子沟道上的二氧化硅隧穿介质层(2)；覆盖在二氧化硅隧穿介质层(2)上的由多晶硅浮栅(3)以及金属薄膜(4)堆叠而成的复合浮栅存储层；覆盖在复合浮栅存储层上的多层薄膜介质构成的阻塞介质层(5)；以及覆盖在阻塞介质层(5)上的控制栅(6)。本发明还公开了一种高性能平面浮栅闪存器件结构的制作方法。利用本发明，扩大了浮栅存储单元的存储窗口，提高了电荷保持特性。
-
公开(公告)号：CN102237131A
公开(公告)日：2011-11-09
申请号：CN201010162241.8
申请日：2010-04-28
Applicant: 中国科学院微电子研究所
IPC: G11C16/06
Abstract: 本发明公开了一种降低存储器读干扰的电路及方法。该电路包括全局字线、本地字线、存储块、存储子块、位线译码电路、高压切换电路和译码开关。该方法对字线采用两级译码技术，将传统存储块划分成块和子块，在编程和擦除时，存储器对整个块进行编程和擦除操作；在读取时，存储器仅对选中的子块进行读取操作，存储器在读取操作时，读取电压仅加载在选中子块的字线上，而未选中子块的字线电压为零，这样就能使读取操作带来的干扰降低到最小，提高存储数据的保持特性。利用本发明，可使存储器在存储密度不变的情况下，数倍的增加数据保持特性，提高存储器的可靠性；或者在数据保持特性不变的情况下，提高存储器的存储密度，降低单比特存储容量的成本。
-
公开(公告)号：CN101814506A
公开(公告)日：2010-08-25
申请号：CN200910078558.0
申请日：2009-02-25
Applicant: 中国科学院微电子研究所
IPC: H01L27/115 , H01L21/8247 , H01L29/788 , B82B1/00 , B82B3/00 , C23C16/24
Abstract: 本发明公开了一种复合存储介质浮栅存储器结构及其制作方法。复合存储介质浮栅存储器结构由下至上依次包括硅衬底、隧穿介质层、氮化硅、硅纳米晶、高温氧化物、多晶硅层和在硅衬底上刻蚀形成的栅和源/漏区，以及在二氧化硅层上刻蚀形成的侧墙。利用本发明，解决了传统Flash技术节点可缩小化问题存在的不足，采用两种存储介质储存电荷，增大了存储窗口，使浮栅存储电荷的可靠性增加，提高了浮栅器件的保持特性。
-
公开(公告)号：CN101807521A
公开(公告)日：2010-08-18
申请号：CN200910077725.X
申请日：2009-02-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/203 , H01L21/324 , H01L21/8247 , C23C14/34 , B82B3/00
Abstract: 本发明公开了一种制备浮栅型非易失性存储器中复合俘获层的方法，该方法包括：采用溅射工艺将多种靶材共溅射在隧穿介质层上，淀积生长俘获层介质；在溅射过程中将其他靶材掩蔽，单独溅射某一种靶材，在俘获层中形成纳米晶材料过剩的内嵌纳米晶薄层；形成内嵌纳米晶薄层后，恢复原工艺条件继续生长俘获层材料；生长完毕，热处理形成纳米晶与俘获层堆叠的复合俘获层结构。利用本发明，器件的加工工艺与传统CMOS工艺兼容，极大的简化工艺制程，降低制作成本，为器件走向实际应用打下基础。
-
公开(公告)号：CN101494237B
公开(公告)日：2010-07-07
申请号：CN200910078478.5
申请日：2009-02-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种用于快闪存储器的钨钛合金纳米晶浮栅结构，属于微电子技术领域。该结构包括硅衬底，以及在所述硅衬底上依次覆盖的氧化硅层、高介电常数薄膜、钨钛合金纳米晶电荷存储层、阻挡层以及栅材料层。本发明的结构提高了浮栅结构的非挥发性存储单元的编程/擦除效率、编程/擦除(P/E)速度、有效电荷存储能力、数据保持特性、编程/擦除耐受性等存储性能。本发明同时公开了一种制作钨钛合金纳米晶浮栅结构的方法。本发明的方法简便，并兼容于传统CMOS硅平面工艺。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.12 seconds)
