-
公开(公告)号：CN119764239A
公开(公告)日：2025-04-04
申请号：CN202411762104.6
申请日：2024-12-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/683
Abstract: 本发明提供一种半导体薄膜的制备方法，通过同质外延工艺和异质外延工艺相结合的方法在形成外延半导体层时，将转移衬底表面形成的多孔结构的范围限制在第二半导体层的图形化掺杂区域，以有效抑制多孔结构中的缺陷扩展至外延半导体层的晶格结构中，同时，除图形化掺杂区域外，第二半导体层的其它未掺杂区域仍保持原有的单晶结构，在第二半导体层的上方形成外延半导体层时，外延的质量较高，从而获得高质量的半导体薄膜，此外，该制备过程中不存在热应力失配，降低了半导体薄膜破损，产生晶格缺陷的概率，进一步提升制备的半导体薄膜的质量。
-
公开(公告)号：CN119361529A
公开(公告)日：2025-01-24
申请号：CN202411470771.7
申请日：2024-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H10D62/10 , H01L23/367
Abstract: 本发明提供一种包含中间隔离层的SOI衬底及其制备方法，包括：对高阻材料层进行图形化，形成自高阻材料层的第一主面延伸至第二主面的高阻侧墙以限定出多个通孔；填充通孔，形成彼此分离的多个柱状支撑结构，柱状支撑结构包括富缺陷态材料组成的中心柱体。本发明在形成高阻材料层之后，通过刻蚀工艺形成贯穿高阻材料层的多个通孔，通过薄膜沉积方式即可在短时间内获得通孔中的良好填充，形成柱状支撑结构，能够明显缩短工艺时间，降低制造成本；柱状支撑结构由高阻侧墙围绕，使柱状支撑结构乃至中心柱体所包含的多晶半导体材料重结晶的晶粒尺寸受到限制，抑制高温处理过程中晶粒长大而对缺陷态密度的影响。
-
公开(公告)号：CN118398650A
公开(公告)日：2024-07-26
申请号：CN202410577443.0
申请日：2024-05-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L21/762
Abstract: 本发明提供一种SOI衬底结构及其制备方法，包括：自下而上堆叠的衬底层、中间隔离层、绝缘层和顶功能层，中间隔离层包括多晶材料组成的多晶向结构以及沿多晶材料的晶界分布的钝化结构，中间隔离层远离衬底层的第一主面之上交替叠置至少一绝缘层和至少一顶功能层。本发明通过于衬底层与绝缘层之间引入中间隔离层，中间隔离层包括沿多晶材料的晶界分布的钝化结构，可提升晶界处的能量势垒，由此抑制绝缘层的固定电荷所引入的影响，减轻了射频信号的损耗和串扰。本发明的SOI衬底结构的制备方法，具有与现有衬底工艺、CMOS工艺高度兼容的优势。
-
公开(公告)号：CN118330812A
公开(公告)日：2024-07-12
申请号：CN202410413078.X
申请日：2024-04-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种基于双层SOI的绝热定向耦合器及其制备方法，所述双层SOI衬底依次包括基底、埋氧层、第一波导层、第二埋氧层、第二波导层。基于双层SOI的绝热定向耦合器(ADC)，同时兼具超大带宽，低损耗，小尺寸的性能特点，可以广泛用于波分复用，无源光网络，光学神经网络等系统当中。
-
公开(公告)号：CN111952240B
公开(公告)日：2024-06-14
申请号：CN202010850617.8
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/764 , H01L27/12 , B82Y40/00
Abstract: 本发明提供一种具有纳米级空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成叠层结构，自下而上包括下牺牲材料层、牺牲介质层及上牺牲材料层，形成辅助侧墙，基于辅助侧墙依次刻蚀出第一辅助凹槽、第二辅助凹槽、第三辅助凹槽及凹槽结构，凹槽结构作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用凸出的侧墙掩模凹槽结构得到空腔结构，制备出含有内嵌纳米级空腔的SOI衬底，可以在顶层硅中制备得到纳米级空腔，防止由于空腔特征尺寸较大顶层硅承受的应力容易超出极限。本发明可以保护器件制备过程中第一介质层受到较小的过刻蚀损伤，在第一介质层作为器件一部分时提高性能。
-
Patent Agency Ranking
公开(公告)号：CN111952184B
公开(公告)日：2024-04-12
申请号：CN202010849609.1
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于图形化埋层介质层的环栅场效应晶体管的制备方法，包括：1)制备衬底结构，包括半导体衬底、绝缘层及半导体顶层，半导体顶层中插入有介质牺牲层；2)在器件区域外围形成隔离区；3)刻蚀半导体层及介质牺牲层，以在介质牺牲层上下方分别形成第一、第二线型半导体沟道；4)采用湿法腐蚀去除介质牺牲层及部分绝缘层以形成空腔；5)制备栅介质层及栅电极层；6)在第一、第二线型半导体沟道两端的半导体层中形成源区及漏区。本发明可避免介质牺牲层的侧向腐蚀，本发明具有较高的电学性能、较小的工艺难度及广泛的工艺兼容性。本发可通过一次湿法腐蚀形成上下堆叠的线型半导体沟道，大大节省工艺，并有效提高器件的驱动能力。
-
公开(公告)号：CN116454017A
公开(公告)日：2023-07-18
申请号：CN202310431785.7
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种SOI衬底、SOI衬底的制备方法及SOI器件，该SOI衬底包括：基底、第二埋氧层、中间层、功能介质层及顶层半导体层，其中，基底包括支撑衬底及第一埋氧层；第二埋氧层位于基底上方，且第二埋氧层中包括至少一个自第二埋氧层的底面开口并贯穿第二埋氧层的凹槽；中间层位于第一埋氧层与第二埋氧层之间，且位于凹槽中的中间层部分作为凸起结构；功能介质层至少覆盖凸起结构的顶面；顶层半导体层覆盖第二埋氧层及功能介质层的显露表面。本发明通过凸起结构以及位于凸起结构及顶层半导体层之间的功能介质层的设置，在利用SOI衬底形成器件时，减小了器件的寄生电容及漏电流，同时可以降低制作衬底的工艺难度。
-
公开(公告)号：CN115332435A
公开(公告)日：2022-11-11
申请号：CN202210977055.2
申请日：2022-08-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/29 , H01L41/312 , H01L41/09 , H01L41/047
Abstract: 本发明提供一种含有双极性压电结构的PMUT器件的制备方法，包括1)提供第一衬底，在衬底表面形成底电极层；2)形成压电层，包括依次形成的第一极性压电层和第二极性压电层；3)依次沉积第一钝化层和顶电极层，并图形化所述顶电极层；4)形成第一通孔，沉积支撑层，5)刻蚀支撑层，形成第一开口和第二开口；6)提供第二衬底，并将结构翻转，使第二衬底与所述支撑层键合，第一开口形成空腔，去除第一衬底。本发明的制备方法采用两种电学连接方式，制备获得的PMUT器件中，其压电层为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，该制备工艺简单，开孔数量少，布线面积小，PMUT的阵列密度大幅提高。
-
公开(公告)号：CN111435644B
公开(公告)日：2022-06-24
申请号：CN201910027378.3
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/265 , H01L21/266 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 本发明提供一种环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层，于栅介质层表面形成栅电极层；5)以栅电极层作为掩膜，进行离子注入工艺以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度，并可有效降低工艺成本。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN111293212B
公开(公告)日：2021-11-16
申请号：CN201811495192.2
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离‑转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.085 seconds)
