公开(公告)号：CN115332435A

公开(公告)日：2022-11-11

申请号：CN202210977055.2

申请日：2022-08-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 贾欣 ,  母志强 ,  刘强 ,  周虹阳 ,  俞文杰

IPC: H01L41/29 ,  H01L41/312 ,  H01L41/09 ,  H01L41/047

Abstract: 本发明提供一种含有双极性压电结构的PMUT器件的制备方法，包括1)提供第一衬底，在衬底表面形成底电极层；2)形成压电层，包括依次形成的第一极性压电层和第二极性压电层；3)依次沉积第一钝化层和顶电极层，并图形化所述顶电极层；4)形成第一通孔，沉积支撑层，5)刻蚀支撑层，形成第一开口和第二开口；6)提供第二衬底，并将结构翻转，使第二衬底与所述支撑层键合，第一开口形成空腔，去除第一衬底。本发明的制备方法采用两种电学连接方式，制备获得的PMUT器件中，其压电层为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，该制备工艺简单，开孔数量少，布线面积小，PMUT的阵列密度大幅提高。

公开(公告)号：CN115347113B

公开(公告)日：2025-03-25

申请号：CN202210975358.0

申请日：2022-08-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 贾欣 ,  母志强 ,  刘强 ,  周虹阳 ,  俞文杰

IPC: H10N30/063 ,  H10N30/20 ,  H10N30/87

Abstract: 本发明提供一种含有双极性压电结构的PMUT器件及其制备方法，所述制备方法至少包括：1)提供具有空腔的衬底，在所述衬底表面形成底电极层；2)在所述底电极层表面形成压电层，所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层；3)于所述第二极性压电层表面依次沉积钝化层和顶电极层，并图形化所述顶电极层；4)制备所述底电极层和所述顶电极层的电极引出结构。利用本发明的制备方法所获得的PMUT器件中，其压电层为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，单层双极性膜的制备工艺简单，开孔数量少，布线面积小，因此，可以使得PMUT的阵列密度大幅提高。

公开(公告)号：CN116110795A

公开(公告)日：2023-05-12

申请号：CN202310336221.5

申请日：2023-03-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 周虹阳 ,  刘强 ,  俞文杰

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/423 ,  H01L27/092 ,  H01L21/8238

Abstract: 本发明提供一种全包围栅器件的制备方法，包括：提供具有内嵌空腔的绝缘体上半导体衬底；于空腔之上的顶半导体层上形成假栅结构，假栅结构在垂直投影方向上与空腔具有交叠；基于假栅结构形成自对准的源区和漏区；于假栅结构上方定义出沟道掩膜图形，基于沟道掩膜图形形成悬空沟道；去除假栅结构以显露出假栅沟槽，基于假栅沟槽和内嵌的空腔包围悬空沟道形成全包围栅结构。本发明可制备出水平环栅晶体管，通过基于假栅结构形成自对准的源区和漏区，可有效提高工艺稳定性以及注入精度，通过后栅工艺，所得的全包围栅结构具有较低的热预算，由此允许栅电极材料具有较宽的选择范围，从而实现不同的器件性能要求。

公开(公告)号：CN115347113A

公开(公告)日：2022-11-15

申请号：CN202210975358.0

申请日：2022-08-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 贾欣 ,  母志强 ,  刘强 ,  周虹阳 ,  俞文杰

IPC: H01L41/33 ,  H01L41/047 ,  H01L41/053 ,  H01L41/09 ,  H01L41/29

Abstract: 本发明提供一种含有双极性压电结构的PMUT器件及其制备方法，所述制备方法至少包括：1)提供具有空腔的衬底，在所述衬底表面形成底电极层；2)在所述底电极层表面形成压电层，所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层；3)于所述第二极性压电层表面依次沉积钝化层和顶电极层，并图形化所述顶电极层；4)制备所述底电极层和所述顶电极层的电极引出结构。利用本发明的制备方法所获得的PMUT器件中，其压电层为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，单层双极性膜的制备工艺简单，开孔数量少，布线面积小，因此，可以使得PMUT的阵列密度大幅提高。