-
公开(公告)号：CN119830825A
公开(公告)日：2025-04-15
申请号：CN202411725117.6
申请日：2024-11-28
Applicant: 东南大学 , 南京集成电路设计自动化技术创新中心
IPC: G06F30/3312 , G06F30/392 , G06F30/337
Abstract: 本发明公开了一种基于深度学习的早期众工艺角时序预测方法、电子设备及存储介质，为了捕捉路径中单元间的相互作用关系，本发明的早期时序预测流程基于双向长短期记忆网络搭建，将路径中每一级单元的时序和物理信息表示为一个序列，并通过BLSTM传递和表征序列中的信息以学习路径中单元之间的相互影响，从而对布局后的路径延时进行准确的预测。在此基础上，本发明利用多层感知机网络学习路径全局特征对布局后路径时序的影响，提升预测精度的同时将早期时序预测框架适应到了众工艺角的场景中。基于该预测结果,本发明减少设计的迭代，降低芯片设计的时间成本。
-
公开(公告)号：CN117807931A
公开(公告)日：2024-04-02
申请号：CN202311567752.1
申请日：2023-11-23
Applicant: 东南大学 , 南京集成电路设计自动化技术创新中心
IPC: G06F30/3312 , G06F30/337 , G06F117/12
Abstract: 本发明公开了一种面向先进工艺的单元延时模型构建方法，计算根据输入转换时间进行划分的快慢边界τref。分别根据快输入和慢输入的标称延时公式建立延时标称模型。快输入下提取晶体管开态电流和阈值电压作为主导参数波动，慢输入下提取多个晶体管的特定工作点电流和阈值电压作为主导参数波动，考虑工艺参数相关性，基于快输入和慢输入的延时标称模型根据误差传递公式分别建立快输入和慢输入下的延时统计模型。本发明建立的延时统计模型考虑多个工艺参数波动对延时的影响，具有更高的模型精度、更大的输入转换时间范围，适用于不同单元、不同温度、不同尺寸以及不同输出负载电容，还能减少仿真开销，节约仿真时间。
-
公开(公告)号：CN117973283A
公开(公告)日：2024-05-03
申请号：CN202311567762.5
申请日：2023-11-23
Applicant: 东南大学 , 南京集成电路设计自动化技术创新中心
IPC: G06F30/3315 , G06F117/12
Abstract: 本发明公开了一种亚阈值区组合逻辑单元统计延时建模方法，仿真不同输入转换时间的延时波动标准差，同时通过对快输入、慢输入不同情形的单元统计延时模型求解不同输入转换时间的延时波动标准差，得到二者的归一化误差进而划定输入过渡区边界。通过快输入、慢输入不同情形的单元统计延时模型获得输入过渡区两边界的延时波动标准差，最终获得输入过渡区的延时统计模型。本发明提供的一种亚阈值区组合逻辑单元统计延时建模方法仿真开销低，预测精度高，对于数字集成电路的静态时序分析时序签核具有重要意义。
-
公开(公告)号：CN118211542A
公开(公告)日：2024-06-18
申请号：CN202410406459.5
申请日：2024-04-07
Applicant: 东南大学 , 南京集成电路设计自动化技术创新中心
IPC: G06F30/3315 , G06F30/327 , G06N5/01 , G06N20/00
Abstract: 本发明公开了一种数字集成电路线延时预测方法、设备及存储介质，首先，通过物理设计工具对电路进行物理设计，提取电路布线后版图寄生参数信息作为预测模型的输入特征，然后通过在spef网表中提取路径拓扑信息，进行序列特征预处理，将处理后的特征作为矩匹配模型的输入，建立起网表拓扑结构与线延时之间的联系。将矩匹配模型的输出和网表拓扑信息预处理的输出进行合并后作为XGboost模型和随机森林模型的特征输入。最后运用贝叶斯优化的方法进行超参数优化，得到鲁棒性较强的延时预测模型，输出延时预测值。本发明与传统精确模型方法相比，能够在较低的仿真开销情况下，取得更高精度的预测效果，对于数字集成电路的下时序签核具有重要意义。
-
公开(公告)号：CN119918478A
公开(公告)日：2025-05-02
申请号：CN202510014672.6
申请日：2025-01-06
Applicant: 东南大学 , 南京集成电路设计自动化技术创新中心
IPC: G06F30/3312 , G06F30/394 , G06N3/042 , G06N3/0455 , G06N3/0464 , G06N3/048 , G06N3/082
Abstract: 本发明公开了一种数字集成电路可感知优化的布线前时序预测方法、电子设备及存储介质，根据电路网表构建异构图，将异构图与各单元、互连线对应的特征向量相融合后输入训练好的异构图神经网络，得到图网络嵌入；将版图的特征矩阵输入训练好的卷积神经网络，得到卷积网络嵌入；将图网络嵌入与卷积网络嵌入进行拼接，得到多模态局部嵌入；将多模态局部嵌入根据路径中逻辑单元与互连线连接关系，构建路径的特征序列，将路径的特征序列输入训练好的Transformer网络，得到布线后路径延时残差预测值；将布局后路径延时值与布线后路径延时残差预测值相加，最终得到布线后路径延时预测值。本发明可以在布线前准确且高效地预测布线后路径延时。
-
Patent Agency Ranking
公开(公告)号：CN119358502A
公开(公告)日：2025-01-24
申请号：CN202411617471.7
申请日：2024-11-13
Applicant: 东南大学 , 南京集成电路设计自动化技术创新中心
IPC: G06F30/392 , G06F30/327 , G06F30/27 , G06N3/042 , G06F17/16 , G06F18/214 , G06F18/21 , G06N3/045
Abstract: 本发明公开了一种基于图神经网络的布局后物理特征预测方法及系统，将逻辑综合阶段的电路网表转换为由节点和边构成的拓扑图，根据节点之间的连接关系构建邻接矩阵，提取各节点的初始特征向量得到特征矩阵，输入由嵌入层、多层GNN层、合并层以及全连接层构成的图神经网络模块，聚合邻居节点的特征信息并对布局后网络的半周长进行预测。本发明通过引入基于图神经网络的物理特征预测模型，用于估计布局后网络线长，预测的结果能够作为后续早期时序预测框架的特征之一，显著提升布局后路径延时的预测精度，从而指导设计师或者工具进行优化，减少设计的迭代，降低芯片设计的时间成本。
-
公开(公告)号：CN115146580B
公开(公告)日：2025-04-08
申请号：CN202210832374.4
申请日：2022-07-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398 , G06F30/27 , G06F18/2113 , G06F18/2431 , G06F18/27 , G06N3/0464 , G06F115/06 , G06F119/12
Abstract: 本发明公开了一种基于特征选择和深度学习的集成电路路径延时预测方法。首先建立了基于过滤法和包装法的集成特征选择方法以确定最佳特征子集。然后，提取电路的时序信息和物理拓扑信息作为模型的输入特征，利用卷积神经网络的卷积计算机制捕获电路路径中单元在物理和时序上局部表达。此外，还采用了残差网络对路径延时进行了校准。与传统的后端设计流程相比，本发明在预测精度和效率上均有明显优势，对于加速集成电路设计流程具有重要意义。
-
公开(公告)号：CN109144472B
公开(公告)日：2023-02-28
申请号：CN201810783678.X
申请日：2018-07-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F7/544
Abstract: 本发明公开了一种二元扩域椭圆曲线的标量乘法及其实现电路，属于公钥中椭圆曲线密码的技术领域。标量乘法根据椭圆曲线上基点的投影坐标以及椭圆参数初始化数据，对初始化后数据重组后进行包含两级流水的主循环操作求解椭圆曲线上的输出点坐标，再对输出点坐标进行仿射变换得到标量乘法结果。该标量乘法通过包含三路并行的乘法器、两个模加器、三个模平方器的电路实现，最大程度地利用标量乘法算法中的并行度，达到最快的计算速度，同时提升了乘法器的资源利用率。
-
公开(公告)号：CN113673193B
公开(公告)日：2022-11-22
申请号：CN202110906714.9
申请日：2021-08-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/337 , G06F30/3315 , G06F119/12
Abstract: 本发明公开了一种基于寄存器灵活时序库的电路时序优化方法，首先通过在多组输入信号转换时间、时钟信号转换时间和寄存器负载电容情况下分别对寄存器仿真，通过改变寄存器的建立松弛和保持松弛，获得此时对应的实际传播延时，并通过线性插值获得特定的输入信号转换时间、时钟信号转换时间、寄存器负载电容、建立松弛和保持松弛下寄存器实际传播延时，从而建立寄存器灵活时序库；然后利用该库对电路中的所有寄存器路径进行静态时序分析，通过改变寄存器的建立松弛和保持松弛，找到满足建立时间余量和保持时间余量均大于零条件的最小时钟周期，从而在不改变电路设计、不增加电路面积开销的情况下提高电路性能。
-
公开(公告)号：CN109144472A
公开(公告)日：2019-01-04
申请号：CN201810783678.X
申请日：2018-07-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F7/544
CPC classification number: G06F7/544
Abstract: 本发明公开了一种二元扩域椭圆曲线的标量乘法及其实现电路，属于公钥中椭圆曲线密码的技术领域。标量乘法根据椭圆曲线上基点的投影坐标以及椭圆参数初始化数据，对初始化后数据重组后进行包含两级流水的主循环操作求解椭圆曲线上的输出点坐标，再对输出点坐标进行仿射变换得到标量乘法结果。该标量乘法通过包含三路并行的乘法器、两个模加器、三个模平方器的电路实现，最大程度地利用标量乘法算法中的并行度，达到最快的计算速度，同时提升了乘法器的资源利用率。
-
-
-
-
-
-
-
-
-
Search Results
147
records
(took 0.057 seconds)
