一种基于深度学习的早期众工艺角时序预测方法、电子设备及存储介质

    公开(公告)号:CN119830825A

    公开(公告)日:2025-04-15

    申请号:CN202411725117.6

    申请日:2024-11-28

    Abstract: 本发明公开了一种基于深度学习的早期众工艺角时序预测方法、电子设备及存储介质,为了捕捉路径中单元间的相互作用关系,本发明的早期时序预测流程基于双向长短期记忆网络搭建,将路径中每一级单元的时序和物理信息表示为一个序列,并通过BLSTM传递和表征序列中的信息以学习路径中单元之间的相互影响,从而对布局后的路径延时进行准确的预测。在此基础上,本发明利用多层感知机网络学习路径全局特征对布局后路径时序的影响,提升预测精度的同时将早期时序预测框架适应到了众工艺角的场景中。基于该预测结果,本发明减少设计的迭代,降低芯片设计的时间成本。

    一种数字集成电路优化方法

    公开(公告)号:CN115017850B

    公开(公告)日:2024-11-15

    申请号:CN202210697638.X

    申请日:2022-06-20

    Inventor: 曹鹏 宋仟仟 王凯

    Abstract: 本发明公开了一种数字集成电路优化方法。在满足一定的时序约束的前提下,通过对电路的电路级,路径级和门单元级特征进行提取,构建漏功耗优化模型,采用来自商用电路优化工具的优化数据训练模型,预测电路优化后的门单元的阈值电压类型,从而对布线后的门级网表中的门单元进行阈值电压调整实现对电路的优化,以达到降低漏功耗的优化目标。与商用电路优化工具相比,本发明提出的数字集成电路优化方法能够应用到工程修改(ECO)阶段的电路优化中,极大提升优化速度的同时可以取得相近的漏功耗优化效果,对于加快数字集成电路漏功耗优化的速度具有重要意义。

    一种数字集成电路优化方法

    公开(公告)号:CN115017850A

    公开(公告)日:2022-09-06

    申请号:CN202210697638.X

    申请日:2022-06-20

    Inventor: 曹鹏 宋仟仟 王凯

    Abstract: 本发明公开了一种数字集成电路优化方法。在满足一定的时序约束的前提下,通过对电路的电路级,路径级和门单元级特征进行提取,构建漏功耗优化模型,采用来自商用电路优化工具的优化数据训练模型,预测电路优化后的门单元的阈值电压类型,从而对布线后的门级网表中的门单元进行阈值电压调整实现对电路的优化,以达到降低漏功耗的优化目标。与商用电路优化工具相比,本发明提出的数字集成电路优化方法能够应用到工程修改(ECO)阶段的电路优化中,极大提升优化速度的同时可以取得相近的漏功耗优化效果,对于加快数字集成电路漏功耗优化的速度具有重要意义。

    时序分析模型生成方法、装置、电子设备及存储介质

    公开(公告)号:CN118332987A

    公开(公告)日:2024-07-12

    申请号:CN202410574644.5

    申请日:2024-05-09

    Inventor: 邓宇 曹鹏 宋仟仟

    Abstract: 本申请提供一种时序分析模型生成方法、装置、电子设备及存储介质,涉及计算机技术领域。该方法包括:获取目标电路在众工艺角下的路径延时数据;根据该路径延时数据以及预设选择方法,提取符合筛选条件的特征工艺角子集、标签工艺角子集,并代入预设生成模型生成新的延时数据集;根据新的延时数据集、原始延时数据集与初始极限梯度提升模型进行训练,获取时序分析模型。其中,该生成过程中,考虑了特征选择对时序分析模型的影响,可以提高时序分析预测结果的预测精度;根据原始延时数据集可以生成新的延时数据集,可以降低训练数据集的获取成本;时序分析模型是利用相关性的时序关系进行时序预测,可以加速时序分析。

Patent Agency Ranking