一种基于双路LLR更新的LDPC分层译码方法

    公开(公告)号:CN114499540B

    公开(公告)日:2024-11-26

    申请号:CN202111550108.4

    申请日:2021-12-17

    Applicant: 上海大学

    Abstract: 本发明公开了一种基于双路LLR更新的LDPC分层译码方法和译码器采用了三个缓冲区用来分别缓存用于更新LLR的变量节点运算单元传递给校验节点运算单元的变量节点信息,并在计算得到校验节点信息后,使用双路加法器分别对重叠子矩阵和非重叠子矩阵的LLR更新。本发明的一种基于双路LLR更新的LDPC分层译码方法,在流水线级数不大于该层非重叠子矩阵数量的情况下,可保证数据更新冲突问题不发生,而在流水线级数大于该层非重叠子矩阵数量的情况下,数据更新冲突发生的数量降低,LDPC译码器性能损失可忽略不计。

    一种高性能无阻塞数据传输方法

    公开(公告)号:CN114900471A

    公开(公告)日:2022-08-12

    申请号:CN202210410529.5

    申请日:2022-04-19

    Abstract: 本发明提供了一种高性能无阻塞数据传输方法,包括多并发数据长度记录缓冲池、仲裁模块和数据交互控制模块,前级数据包处理模块将数据包的并发号和帧长传输至多并发数据长度记录缓冲池,多并发数据长度记录缓冲池将数据列入队列,仲裁模块对队列进行判断队列中是否存在数据,如存在数据,则将队列的并发号和帧长传输至数据交互控制模块,数据交互控制模块与应用层采用请求查询更新的握手式数据交互。本发明的一种高性能无阻塞数据传输方法,通过比较应用层空间能容纳的数据长度和多并发数据长度记录缓冲池的数据长度,对缓存的数据进行切片发送,并更新应用层的缓冲区长度,有效实现了对缓存数据的高效读取和传输,避免了数据的传输拥塞。

    一种QC-LDPC编码器的高度并行编码方法

    公开(公告)号:CN113422611A

    公开(公告)日:2021-09-21

    申请号:CN202110543875.6

    申请日:2021-05-19

    Applicant: 上海大学

    Abstract: 本发明公开了一种QC‑LDPC编码器的高度并行编码方法,包括以下步骤:对输入信息序列进行预处理,获得子信息序列;将生成矩阵G进行分块,获得分块矩阵,分块矩阵包括若干个循环子矩阵的元素;根据循环子矩阵构造若干个逆序编码单元,每个逆序编码单元对应分块矩阵中的循环子矩阵的元素;将子信息序列按逆序输入至分块矩阵中的逆序编码单元;逆序编码单元将每一位输入信息和该逆序编码单元的编码参数进行运算后获得编码结果;将获得所有输入信息编码结果求和,并且得到最终的校验序列。本发明的一种QC‑LDPC编码器的高度并行编码方法,对输入信息序列分块,调整子信息序列输入次序以及循环移位的结构,实现高并行度下的编码,减少了硬件资源的消耗。

    一种QC-LDPC编码器的高度并行编码方法

    公开(公告)号:CN113422611B

    公开(公告)日:2022-11-04

    申请号:CN202110543875.6

    申请日:2021-05-19

    Applicant: 上海大学

    Abstract: 本发明公开了一种QC‑LDPC编码器的高度并行编码方法,包括以下步骤:对输入信息序列进行预处理,获得子信息序列;将生成矩阵G进行分块,获得分块矩阵,分块矩阵包括若干个循环子矩阵的元素;根据循环子矩阵构造若干个逆序编码单元,每个逆序编码单元对应分块矩阵中的循环子矩阵的元素;将子信息序列按逆序输入至分块矩阵中的逆序编码单元;逆序编码单元将每一位输入信息和该逆序编码单元的编码参数进行运算后获得编码结果;将获得所有输入信息编码结果求和,并且得到最终的校验序列。本发明的一种QC‑LDPC编码器的高度并行编码方法,对输入信息序列分块,调整子信息序列输入次序以及循环移位的结构,实现高并行度下的编码,减少了硬件资源的消耗。

    一种基于FPGA的TCP协议高效数据确认的通信传输方法

    公开(公告)号:CN113285914B

    公开(公告)日:2022-10-28

    申请号:CN202110331891.9

    申请日:2021-03-29

    Applicant: 上海大学

    Abstract: 本发明公开了一种基于FPGA的TCP协议高效数据确认的通信传输方法,包括以下步骤:本地TCP协议栈接收到对端发送的TCP数据帧;计算TCP数据确认帧发送时间的最佳延时触发阈值和最佳接收缓冲区数据读取量触发阈值;对TCP数据确认帧进行发送判决;产生TCP数据确认帧并发送。本发明的一种基于FPGA的TCP协议高效数据确认的通信传输方法,针对TCP网络数据的传输特性,采用了对数据确认帧的三种发送判别方案,有效降低了TCP协议栈对大流量、高并发TCP数据流的处理难度并提升了TCP网络数据的传输效率。

    一种基于双路LLR更新的LDPC分层译码方法

    公开(公告)号:CN114499540A

    公开(公告)日:2022-05-13

    申请号:CN202111550108.4

    申请日:2021-12-17

    Applicant: 上海大学

    Abstract: 本发明公开了一种基于双路LLR更新的LDPC分层译码方法和译码器采用了三个缓冲区用来分别缓存用于更新LLR的变量节点运算单元传递给校验节点运算单元的变量节点信息,并在计算得到校验节点信息后,使用双路加法器分别对重叠子矩阵和非重叠子矩阵的LLR更新。本发明的一种基于双路LLR更新的LDPC分层译码方法,在流水线级数不大于该层非重叠子矩阵数量的情况下,可保证数据更新冲突问题不发生,而在流水线级数大于该层非重叠子矩阵数量的情况下,数据更新冲突发生的数量降低,LDPC译码器性能损失可忽略不计。

    一种高性能无阻塞数据发送方法及装置

    公开(公告)号:CN115208830A

    公开(公告)日:2022-10-18

    申请号:CN202210586230.5

    申请日:2022-05-27

    Applicant: 上海大学

    Abstract: 本发明公开了一种高性能无阻塞数据发送方法及装置,其中装置包括多并发空间长度记录缓冲池、多并发数据缓冲池和仲裁模块,其中,多并发空间长度记录缓冲池负责记录、更新每一条连接的数据缓冲池剩余空间,多并发数据缓冲池负责缓存未发送的数据以及未收到正确应答的数据,仲裁模块负责对空间长度记录缓冲池不同触发事件进行仲裁。本发明提供的一种高性能无阻塞数据发送方法及装置,利用多并发空间长度记录缓冲池、多并发数据缓冲池、TOE通过维护多并发数据长度记录缓冲池记录各个并发连接的数据缓冲区剩余空间,用户层通过查询的方式获得连接数据缓冲区剩余容量,避免因发送大量数据导致TOE发生拥塞。

    一种高性能无阻塞数据传输方法

    公开(公告)号:CN114900471B

    公开(公告)日:2023-11-28

    申请号:CN202210410529.5

    申请日:2022-04-19

    Abstract: 本发明提供了一种高性能无阻塞数据传输方法,包括多并发数据长度记录缓冲池、仲裁模块和数据交互控制模块,前级数据包处理模块将数据包的并发号和帧长传输至多并发数据长度记录缓冲池,多并发数据长度记录缓冲池将数据列入队列,仲裁模块对队列进行判断队列中是否存在数据,如存在数据,则将队列的并发号和帧长传输至数据交互控制模块,数据交互控制模块与应用层采用请求查询更新的握手式数据交互。本发明的一种高性能无阻塞数据传输方法,通过比较应用层空间能容纳的数据长度和多并发数据长度记录缓冲池的数据长度,对缓存的数据进行切片发送,并更新应用层的缓冲区长度,有效实现了对缓存数据的高效读取和传输,避免了数据的传输拥塞。

    一种双路异构数据流传输方法
    9.
    发明公开

    公开(公告)号:CN116915856A

    公开(公告)日:2023-10-20

    申请号:CN202310713415.2

    申请日:2023-06-15

    Applicant: 上海大学

    Abstract: 本发明公开了一种双路异构数据流传输方法,包括以下步骤:获取TCP卸载数据流,对TCP卸载数据流进行数据拷贝;对拷贝后的数据分别存入直行通路FIFO和暂存通路DDR,并告知读写控制逻辑当前数据帧的长度;读写控制逻辑与代理层缓冲区感知逻辑进行通信,然后判决传输路径;根据传输路径的判决结果,将当前帧按判决的传输路径传输至代理层缓冲区;最后,后端主机数据读取逻辑根据主机上运行的应用程序的需求,处理代理缓冲区内的数据。本发明的一种双路异构数据流传输方法,有效减少了TCP协议接收端卸载处理中的不必要延时,降低了对缓存架构的容量需求,并且不损害数据的可靠性,提升了TCP网络数据的传输效率。

    一种高性能无阻塞数据发送方法及装置

    公开(公告)号:CN115208830B

    公开(公告)日:2023-09-08

    申请号:CN202210586230.5

    申请日:2022-05-27

    Applicant: 上海大学

    Abstract: 本发明公开了一种高性能无阻塞数据发送方法及装置,其中装置包括多并发空间长度记录缓冲池、多并发数据缓冲池和仲裁模块,其中,多并发空间长度记录缓冲池负责记录、更新每一条连接的数据缓冲池剩余空间,多并发数据缓冲池负责缓存未发送的数据以及未收到正确应答的数据,仲裁模块负责对空间长度记录缓冲池不同触发事件进行仲裁。本发明提供的一种高性能无阻塞数据发送方法及装置,利用多并发空间长度记录缓冲池、多并发数据缓冲池、TOE通过维护多并发数据长度记录缓冲池记录各个并发连接的数据缓冲区剩余空间,用户层通过查询的方式获得连接数据缓冲区剩余容量,避免因发送大量数据导致TOE发生拥塞。

Patent Agency Ranking