公开(公告)号：CN1744324A

公开(公告)日：2006-03-08

申请号：CN200510028672.4

申请日：2005-08-11

Applicant: 上海交通大学 ,  硅存储技术公司

Inventor： 冯洁 ,  章仪 ,  蔡炳初 ,  陈邦明

IPC: H01L27/24 ,  H01L45/00

Abstract: 一种降低相变存储器编程电流的单元结构，属于微电子领域。本发明包括：集成电路衬底、下电极、硫族化物合金相变层、加热层、上电极、绝缘介质层，在集成电路衬底上设有下电极，上电极设在硫族化物合金相变层上，硫族化物合金相变层和加热层设在绝缘介质层的小孔内，加热层设在下电极和硫族化物合金相变层之间，加热层与下电极相连接。本发明在存储单元中增加一层不发生相变的半导体加热层，该加热层具有较高的电阻和较低的热传导系数，能够降低编程电流同时产生足够的焦耳热使相变材料到达熔点，从而达到使用较低的电流对存储单元进行编程的目的。

公开(公告)号：CN100382330C

公开(公告)日：2008-04-16

申请号：CN200510028673.9

申请日：2005-08-11

Applicant: 上海交通大学 ,  硅存储技术公司

Inventor： 冯洁 ,  章仪 ,  赖云锋 ,  蔡炳初 ,  陈邦明

IPC: H01L27/24 ,  H01L45/00 ,  G11C11/56

Abstract: 一种可实现多位存储的单元结构，属于微电子技术领域。本发明包括：基底、下电极、相变层、加热层、阻挡层、上电极、绝缘侧壁，基底设在最下层，在基底的上面设有下电极，上电极设在最上层，在下电极和上电极之间设有三层相变层，上电极与相变层之间、下电极与相变层之间以及相变层之间设有阻挡层，每个相变层中间设有加热层，下电极、相变层、加热层、阻挡层和上电极均设在绝缘侧壁的细孔里。本发明有效提高数据存储密度，并且提高多位存储的稳定性。

公开(公告)号：CN1744325A

公开(公告)日：2006-03-08

申请号：CN200510028673.9

申请日：2005-08-11

Applicant: 上海交通大学 ,  硅存储技术公司

Inventor： 冯洁 ,  章仪 ,  赖云锋 ,  蔡炳初 ,  陈邦明

IPC: H01L27/24 ,  H01L45/00 ,  G11C11/56

Abstract: 一种可实现多位存储的单元结构，属于微电子技术领域。本发明包括：基底、下电极、相变层、加热层、阻挡层、上电极、绝缘侧壁，基底设在最下层，在基底的上面设有下电极，上电极设在最上层，在下电极和上电极之间设有至少三层相变层，上电极与相变层之间、下电极与相变层之间以及相变层之间设有阻挡层，每个相变层中间设有加热层，下电极、相变层、加热层、阻挡层和上电极均设在绝缘侧壁的细孔里。本发明有效提高数据存储密度，并且提高多位存储的稳定性。

公开(公告)号：CN102969346A

公开(公告)日：2013-03-13

申请号：CN201110289174.0

申请日：2011-08-31

Applicant: 硅存储技术公司

Inventor： 王春明 ,  乔保卫 ,  张祖发 ,  章仪 ,  王序伦 ,  吕文瑞

IPC: H01L29/423 ,  H01L27/115 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种非易失性存储器单元包括具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有非平坦轮廓上表面；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅；以及定位成与所述浮栅的第二侧壁相邻的擦除栅。

公开(公告)号：CN102969346B

公开(公告)日：2016-08-10

申请号：CN201110289174.0

申请日：2011-08-31

Applicant: 硅存储技术公司

Inventor： 王春明 ,  乔保卫 ,  张祖发 ,  章仪 ,  王序伦 ,  吕文瑞

IPC: H01L29/423 ,  H01L27/115 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种非易失性存储器单元包括具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有非平坦轮廓上表面；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅；以及定位成与所述浮栅的第二侧壁相邻的擦除栅。

公开(公告)号：CN102956643A

公开(公告)日：2013-03-06

申请号：CN201110247064.8

申请日：2011-08-24

Applicant: 硅存储技术公司

Inventor： 王春明 ,  乔保卫 ,  张祖发 ,  章仪 ,  王序伦 ,  吕文瑞

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/66833

Abstract: 本发明涉及制造非易失浮栅存储单元的方法和由此制造的存储单元。一种非易失存储单元具有带有顶表面的、第一导电型的单晶基板。第二导电型的第一区域在该基板中是沿着该顶表面的。第二导电型的第二区域在该基板中是沿着该顶表面的，与第一区域隔开。沟道区域是第一区域和第二区域。字线栅紧邻第一区域地位于沟道区域的第一部分之上。字线栅被第一绝缘层从沟道区域隔开。浮栅位于沟道区域的另一部分之上。耦合栅位于浮栅的上表面之上并且被第三绝缘层从那里绝缘。擦除栅邻近于浮栅的第二侧壁定位。擦除栅位于第二区域之上并且被从那里绝缘。