-
公开(公告)号：CN105808367A
公开(公告)日：2016-07-27
申请号：CN201610125319.6
申请日：2016-03-04
Applicant: 上海交通大学 , 北京微电子技术研究所
IPC: G06F11/07
CPC classification number: G06F11/0706
Abstract: 本发明公开了一种现场可编程门阵列软错误容错方法及结构，该方法包括：利用布线算法，找出现场可编程门阵列中源逻辑单元和目标逻辑单元之间的原始路径和备份路径，所述备份路径不同于所述原始路径且与所述原始路径具有相同逻辑配置；当所述原始路径或备份路径出现软错误时，控制所述原始路径或备份路径中出错线路也就是受害线的输出电平值；对所述原始路径和所述备份路径进行逻辑或运算，使目标逻辑单元获得正确的信号值。本发明在现有的布线资源中找出原始路径和备份路径，针对布线资源进行备份恢复，只需要增加占用资源很少的错误控制电路和错误恢复结构，即可实现现场可编程门阵列软错误容错，降低了容错结构中的资源开销，冗余结构少。
-
公开(公告)号：CN119378619A
公开(公告)日：2025-01-28
申请号：CN202411423987.8
申请日：2024-10-12
Applicant: 上海交通大学
IPC: G06N3/0495 , G06N3/0464 , G06N3/063 , G06F9/50
Abstract: 本发明提供了一种神经网络加速器及加速方法，包括：片上缓存模块和计算模块；片上缓存模块用于存储输入特征图、输出特征图和压缩格式的稀疏权重参数；计算模块包含N个处理单元组，每个处理单元组用于对稀疏权重参数组进行解压缩，筛选出非零权重的稀疏权重参数，处理单元组获取稀疏权重参数组中稀疏权重参数对应的输入数据，并对稀疏权重参数组中所有稀疏权重参数和输入数据进行乘累加计算。
-
公开(公告)号：CN119272833A
公开(公告)日：2025-01-07
申请号：CN202411321309.0
申请日：2024-09-23
Applicant: 上海交通大学
Abstract: 本发明提供计算单核及混合网络可扩展加速器，其选择模块根据网络模型层类别，确定计算单核的计算模式；数据访问模块根据确定的计算模式进行数据读取和传输，得到访问数据；稀疏索引模块根据确定的计算方式对访问数据进行稀疏处理；逻辑控制模块根据计算方式设计计算单元连接方式及数据路径；计算阵列根据计算单元连接方式以及数据路径，完成数据调度和计算执行。本发明的计算单核设计是兼容了CNN和Transformer计算模式的硬件加速架构，其稀疏索引模块同时支持卷积、全连接、注意力的不同稀疏方式，计算阵列适配卷积、全连接、注意力不同计算模式；以该计算单核为基础设计的混合网络可扩展加速器的利用率和计算速度得以有效提高。
-
公开(公告)号：CN113113064B
公开(公告)日：2024-05-24
申请号：CN202110518201.0
申请日：2021-05-12
Applicant: 上海交通大学
IPC: G11C11/4074 , G11C11/4094
Abstract: 本发明公开了一种SRAM存储单元电路，包括第一反相器以及第二反相器，所述第一反相器与所述第二反相器构成一负反馈电路以降低漏电流。本发明的电路中第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管构成的第一反相器，相比于传统的反相器，第三PMOS管和第三NMOS管能够在确保反相功能的前提下将漏电路径置于深度截止的状态，从而将漏电流降低两到三个数量级。类似的，第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管构成的第二反相器，相比于传统反相器具有更低的静态功耗。第一反相器和第二反相器形成反馈结构，可以存储相反的数据，并显著降低整体存储单元的静态功耗。
-
-
Patent Agency Ranking
公开(公告)号：CN117081572A
公开(公告)日：2023-11-17
申请号：CN202311048502.7
申请日：2023-08-18
Applicant: 上海交通大学
IPC: H03K19/003
Abstract: 本发明涉及片上互连技术领域，尤其涉及一种应用于片上电荷回收互连线的电压调节方法及系统，方法包括：计算本周期数据在基于电荷回收的互连线的上下通道传输时引起的第一数据活动性差异；在所述第一数据活动性差异的基础上累加过去若干个周期的数据在所述互连线的上下通道传输时引起的第二数据活动性差异，得到数据总活动性差异；当所述数据总活动性差异超出第一阈值时，对所述上下通道的中间电压进行电压补偿以稳定所述中间电压，且所述电压补偿与所述中间电压的充放电同时进行。通过预测互连线中上下通道的中间电压波动，进而在中间电压出现较大偏移之前进行提前干预和补偿，解决了传统电荷回收互连线设计中电压补偿滞后的问题。
-
公开(公告)号：CN117079687A
公开(公告)日：2023-11-17
申请号：CN202210487335.5
申请日：2022-05-06
Applicant: 上海交通大学
Abstract: 本发明提供一种利用ReRAM器件进行数据存储的nvSRAM‑CIM单元电路，包括:SRAM存储单元，SRAM存储单元包括6管SRAM存储单元和一个控制管；ReRAM数据存储电路，ReRAM数据存储电路与SRAM存储单元的Q节点连接；SRAM存储单元中的权值存储至ReRAM数据存储电路中；ReRAM数据存储电路中存储的权值恢复至SRAM存储单元中；利用SRAM存储单元中的权值进行存内计算。本发明实现高能效的神经网络运行；将神经网络的权值存储在阵列内的ReRAM器件中，可以实现对大规模神经网络权值的高密度存储和阵列级并行的神经网络权值载入，避免了从片外对权值进行读取，降低数据搬运的功耗，进而提高神经网络加速器的能效；同时，提出了神经网络权值映射方法对网络权值进行映射，提高硬件的资源利用率。
-
公开(公告)号：CN110460524B
公开(公告)日：2022-03-25
申请号：CN201910745235.6
申请日：2019-08-13
Applicant: 上海交通大学
IPC: H04L45/00 , H04L47/125
Abstract: 本发明涉及计算机网络技术领域，提供了一种面向高性能计算机光电混合网络的路由策略，应用于包括发送端电路由器、光路由器和接收端电路由器的光电混合网络，数据包从所述发送端电路由器发出，经过所述光路由器后由所述接收端电路由器接收；具体包括：设置一跨级路由表，所述跨级路由表记录所述接收端电路由器每一个接收缓冲区的剩余容量；所述发送端电路由器根据所述剩余容量确定所述数据包的下一步路由。本发明中的路由策略利用电路由器与光路由器的端口一一对应的特点，通过对电路由器端口的流量监测实现光路由器的端口管理，解决了光路由器没有缓冲区，无法进行流量控制的问题。
-
公开(公告)号：CN113312023A
公开(公告)日：2021-08-27
申请号：CN202110728989.8
申请日：2021-06-29
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘法器，包括：部分积产生模块对输入的乘数进行乘积运算，并输出乘积运算结果；光脉冲产生模块产生光脉冲；列累加模块接收乘积运算结果，作为控制信号，同时接收光脉冲，根据控制信号决定是否对光脉冲进行延时，并输出光脉冲；进位累加模块接收列累加模块输出的光脉冲，根据进位信号决定是否对光脉冲进行延时以及决定延时时间，并输出光脉冲；光电转换模块接收进位累加模块输出的光脉冲，并将其转换为相应的电脉冲信号；进位产生模块接收电脉冲信号，根据电脉冲信号到达的时间判断光脉冲延时的个数以得到累加运算的结果，并产生进位信号。本发明采用光器件和电器件混合进行乘法计算，以提高乘法器的性能并降低功耗。
-
公开(公告)号：CN110266396B
公开(公告)日：2020-08-25
申请号：CN201910543552.X
申请日：2019-06-21
Applicant: 上海交通大学
IPC: H04B10/67
Abstract: 本发明提供了一种光学PAM‑4信号接收机和全光量化方法，该信号接收机包括：光功率分路模块，用于将接收到的PAM‑4光信号按照3:2:1的比例分成三路并输出；光电转换模块，用于将接收到的分路光信号分别转换为电流信号并输出；放大模块，用于分别放大接收到的所述电流信号并将放大后的所述电流信号分别以电压信号的形式输出；串行器，用于将接收到的所述电压信号以串行电平信号的形式输出；比较器，用于根据预设阈值电压将接收到的所述串行电平信号转换为二进制代码并输出；以及译码器，用于将接收到的所述二进制代码转换为PAM‑4数字信号。本发明可以显著降低接收机电路设计的复杂度，并且可以有效避免基于T1‑ADC接收机中普遍存在的高功耗问题。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.064 seconds)
