公开(公告)号：CN100458968C

公开(公告)日：2009-02-04

申请号：CN200410064300.2

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  永久克己 ,  前田茂伸

IPC: G11C11/16 ,  G11C7/00

CPC classification number: B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01025 ,  H01L2924/01039 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种磁存储装置，配备具有多个存储器单元阵列、跨过所述多个存储器单元阵列的多个主字线、对应于所述多个存储器单元阵列的每一个配置的多个存储器单元阵列选择线的至少一个存储器单元阵列组，该存储器单元阵列由多个存储器单元构成，该存储器单元包括非接触地交叉、构成矩阵的多个位线和多个字线以及分别配置在所述多个位线和所述多个字线的交叉部上的至少一个磁隧道结，所述多个字线分别连接于分别设置在所述多个主字线和所述多个存储器单元阵列选择线的交叉部上的第一组合逻辑门的输出，所述第一组合逻辑门的输入连接于处于交叉状态的所述多个主字线之一与所述多个存储器单元阵列选择线之一。

公开(公告)号：CN1577774A

公开(公告)日：2005-02-09

申请号：CN200410068577.2

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L21/28035 ,  H01L21/28061 ,  H01L29/41783 ,  H01L29/4925 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628

Abstract: 本发明栅极一种半导体装置的制造方法。本发明的课题在于得到能适当地抑制因掺杂剂的穿透引起的阈值电压的变动的半导体装置的制造方法。本发明的半导体装置的制造方法，其特征在于具备：(a)准备半导体衬底的工序；(b)在上述半导体衬底的主表面内有选择地形成元件隔离绝缘膜的工序；(c)在由上述元件隔离绝缘膜规定的元件形成区内、在上述半导体衬底的上述主表面上经栅绝缘膜有选择地形成栅电极的工序；(d)在上述半导体衬底内导入氢离子或氘离子的工序；(e)在上述元件形成区内、在上述半导体衬底的上述主表面内夹住上述栅电极形成成对的源、漏区的工序；以及(f)在上述源、漏区上形成金属－半导体化合物层的工序。

公开(公告)号：CN1162904C

公开(公告)日：2004-08-18

申请号：CN99103387.6

申请日：1999-02-05

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L23/12 ,  H01L23/50 ,  H01L23/28 ,  H01L23/36 ,  H01L21/60

CPC classification number: H01L23/49827 ,  H01L23/3114 ,  H01L23/49816 ,  H01L2223/6622 ,  H01L2224/14515 ,  H01L2224/16 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K3/3436

Abstract: 利用应力缓冲膜把半导体芯片叠置在绝缘基板上，同时(a)在由于热膨账产生的应力密度最高区域的芯片周围部分连接应力缓冲膜，在绝缘基板的周围部分设置遮蔽用电极，则减少了芯片和信号用电极的分担应力。(b)在芯片周围连接遮蔽层应力缓冲膜。或对于绝缘基板上的每个信号用电极，设置同轴状筒形遮蔽层阵列。(c)制造装配散热片的封壳。(d)绝缘基板，密封材料，封壳等构件任何一个构件，由包含重氢的树脂构成。

公开(公告)号：CN1157794C

公开(公告)日：2004-07-14

申请号：CN00130631.6

申请日：2000-10-08

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L29/78609 ,  H01L29/78621

Abstract: 本发明的目的在于，通过在SOI结构的半导体装置中抑制经局部STI结构的隔离绝缘膜邻接的晶体管之间发生的漏电流，来得到提高了隔离特性和耐压的半导体装置及其制造方法。其解决方法是，在由半导体衬底1、埋入氧化膜2和半导体层3构成的SOI结构的半导体衬底1与埋入氧化膜2相接的表面上形成杂质层12。

公开(公告)号：CN1153299C

公开(公告)日：2004-06-09

申请号：CN00135335.7

申请日：2000-12-04

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/76 ,  H01L29/78

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76283 ,  H01L27/1203

Abstract: 可得到既能固定沟道形成区的电位又能实现漏泄电流的抑制等的使用了SOI衬底的半导体装置SOI衬底(14)被FTI(26)隔离为PMOS形成区和NMOS形成区。从硅层(17)的上表面到达BOX层(16)的上表面形成了FTI(26)。在硅衬底(14)的上表面内有选择地形成了体接触区(9)。体接触区(9)与沟道形成区(4p)被PTI(31)互相隔离。在PTI(31)的底面与BOX层(16)的上表面之间的硅层(14)内形成了N+型的沟道中止层(30)。由此，体接触区(9)与沟道形成区(4p)经沟道中止层(30)互相导电性地连接。

公开(公告)号：CN1462068A

公开(公告)日：2003-12-17

申请号：CN03138118.9

申请日：2003-05-27

Applicant: 松下电器产业株式会社 ,  三菱电机株式会社

Inventor： 山下恭司 ,  海本博之 ,  小林睦 ,  大谷一弘 ,  国清辰也 ,  永久克己

IPC: H01L21/66 ,  H01L27/04 ,  H01L29/78

CPC classification number: G01R31/275 ,  G01R31/312

Abstract: 一种半导体装置和电容测量方法，CBCM测量装置具有：PMIS晶体管(11)和(12)、NMIS晶体管(13)和(14)、与第一节点(N1)相连的参照用第一导体部(15)、在与参照用第一导体部之间构成虚设电容的参照用第二导体部(17)、与第二节点相连的测试用第一导体部、与测试用第一导体部之间构成测试电容的第二导体部(18)。通过控制电压(V1、V2)，控制各晶体管的导通和截止，从流过第一、第二节点的电流测量测试电容器中的目标电容器的电容。通过增大虚设电容，使电容测量精度提高。提供电容的测量精度高的半导体装置或电容的测量方法。

公开(公告)号：CN1341994A

公开(公告)日：2002-03-27

申请号：CN01119195.3

申请日：2001-05-21

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H03H11/48

CPC classification number: H03H11/48

Abstract: 提供一种损耗低的有源电感器。晶体管M1的漏极通过电容器Cc3连接在晶体管M2的源极上。另外,电阻R和电容器Cc1串联连接设置在晶体管M1的源极和晶体管M2的栅极之间。另外晶体管M1的栅极和晶体管M2的栅极通过电容器Cc2连接。而且通过将适当的直流偏置电位P1、P2、P3分别供给晶体管M2的漏极和晶体管M1的栅极、晶体管M1的漏极,在晶体管M2的栅极及源极之间能获得有源电感器。

公开(公告)号：CN1282104A

公开(公告)日：2001-01-31

申请号：CN00108976.5

申请日：2000-05-24

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/82 ,  H01L21/8242 ,  H01L21/336 ,  H01L27/108

CPC classification number: H01L27/10873 ,  H01L21/76877 ,  H01L21/76897 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894 ,  H01L28/91

Abstract: 提供一种制造半导体装置的方法,其中,可得到谋求减少漏泄电流而不将集成度损害到必要程度以上的MOS晶体管。在形成具有第1侧壁10的MOS晶体管结构4～10后,在整个面上形成层间绝缘膜11。在该层间绝缘膜11上淀积氮化硅膜12a。其次,只在存储单元区MA中贯通层间绝缘膜11和氮化硅膜12a形成槽31和32,使侧壁10的侧面露出。然后,在存储单元区MA中与侧壁10邻接地形成作为第2侧壁的侧壁34。

公开(公告)号：CN1310323C

公开(公告)日：2007-04-11

申请号：CN01112236.6

申请日：2001-03-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L23/60 ,  H01L29/74

CPC classification number: H01L27/0262 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是在增强晶体管的电流驱动能力的同时促进接通工作。二极管QN1与作为半导体可控整流器(SCR)的构成要素的2个双极型晶体管PB1、NB1之一在促进正反馈的方向上并联连接。

公开(公告)号：CN1158709C

公开(公告)日：2004-07-21

申请号：CN98119290.4

申请日：1998-09-17

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10855 ,  H01L21/28525 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10888 ,  H01L28/91 ,  H01L29/1608 ,  H01L29/41766

Abstract: 公开一种能抑制源/漏区的n-p结部分的泄漏电流的半导体装置及其制造方法。在源/漏区形成沟，形成沟时将源/漏区的主表面除去，与沟形成前相比，能使源/漏区的表面积增大，所以能减小集中在分离氧化膜的端部附近的源/漏区或半导体衬底上的每单位面积上的应力，抑制微小缺陷的发生。其结果，能抑制由因应力造成的微小缺陷引起的泄漏电流，延长刷新间歇时间，即能提高刷新特性。