半导体装置及其制造方法

    公开(公告)号:CN1649167A

    公开(公告)日:2005-08-03

    申请号:CN200410102112.4

    申请日:2004-12-14

    CPC classification number: H01L29/66287 H01L29/0821 H01L29/7322

    Abstract: 一种半导体装置及其制造方法,在双极晶体管中,在本征基极区域下方设置SIC,谋求柯克效应的抑制和本征基极区域的薄膜化,从而提高fT。并且,SIC层的杂质浓度越高其效果越好。当一侧SIC层的杂质浓度高时,VCEO降低,fT提高及柯克效应的抑制和VCEO特性在于折衷选择(トレ一ドオフ)的关系。在本征基极区域下方设置与本征基极区域接触的第二SIC层,并在第二SIC层的下方设置比第二SIC层的杂质浓度高的第一SIC层。可利用第一SIC层缩短集电极宽度,并抑制柯克效应,由第二SIC层截断本征基极区域下端,谋求提高fT。另外,通过采用比第二SIC层的杂质扩散系数大的第一SIC层的杂质,可通过一次热处理形成深度不同的两层SIC层。

Patent Agency Ranking