-
公开(公告)号：CN101197397A
公开(公告)日：2008-06-11
申请号：CN200710197146.X
申请日：2007-12-05
Inventor： 小田岛庆汰
IPC: H01L29/872 , H01L29/732 , H01L23/485 , H01L21/329 , H01L21/331 , H01L21/60 , H01L21/283
CPC classification number: H01L29/872 , H01L21/76208 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体装置及其制造方法，在由LOCOS法形成高频用途的半导体装置中采用的厚的绝缘膜时，存在鸟嘴形状(バ一ズビ一グ)增加引起的缺陷增大、及高温下随着长时间的氧化时间引起的缺陷的增加的问题。考虑上述等问题点，加厚超高频用途的半导体装置中目前可使用的氧化膜的厚度也有限。在半导体层上设置多个沟槽，并通过热氧化一体化，在内部形成具有空隙部的绝缘区域。可通过沟槽的深度控制绝缘区域的厚度，可不增大结晶缺陷等而形成现有的LOCOS法以上的厚的绝缘区域。通过将绝缘区域设置在例如电极焊盘的下方，可降低杂散电容。另外，通过绝缘区域内部的空隙部，可进一步降低杂散电容。
-
公开(公告)号：CN1649167A
公开(公告)日：2005-08-03
申请号：CN200410102112.4
申请日：2004-12-14
Applicant: 三洋电机株式会社
IPC: H01L29/72 , H01L21/328
CPC classification number: H01L29/66287 , H01L29/0821 , H01L29/7322
Abstract: 一种半导体装置及其制造方法，在双极晶体管中，在本征基极区域下方设置SIC，谋求柯克效应的抑制和本征基极区域的薄膜化，从而提高fT。并且，SIC层的杂质浓度越高其效果越好。当一侧SIC层的杂质浓度高时，VCEO降低，fT提高及柯克效应的抑制和VCEO特性在于折衷选择(トレ一ドオフ)的关系。在本征基极区域下方设置与本征基极区域接触的第二SIC层，并在第二SIC层的下方设置比第二SIC层的杂质浓度高的第一SIC层。可利用第一SIC层缩短集电极宽度，并抑制柯克效应，由第二SIC层截断本征基极区域下端，谋求提高fT。另外，通过采用比第二SIC层的杂质扩散系数大的第一SIC层的杂质，可通过一次热处理形成深度不同的两层SIC层。
-
公开(公告)号：CN101604632B
公开(公告)日：2012-03-07
申请号：CN200910140668.5
申请日：2009-06-12
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L21/31 , H01L21/306 , H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0649 , H01L29/6609
Abstract: 本发明的目的在于确立高耐压、高可靠度的台型半导体装置及其制造方法，以解决因位于PN接合部PNJC处的台沟内壁的第2绝缘膜的厚度较薄而产生耐压劣化与漏电流的问题。本发明的装置及方法，是对以干蚀刻形成的台沟，再以氟酸、硝酸系等蚀刻剂对该台沟的侧壁进行湿蚀刻，由此在台沟的上部形成由突出于台沟的第1绝缘膜所构成的檐部。且利用涂布法或印刷法将绝缘膜形成于台沟内、以及以台沟为中心以形成为比檐部区域还宽广的方式将绝缘膜形成于第1绝缘膜上，而该檐部成为阻止因之后的热处理而流动性变高的绝缘膜流往台沟的底部的障壁。故能以足够厚度的绝缘膜被覆位于PN接合部PNJC处的台沟侧壁，而达耐压的确保及漏电流的降低等目的。
-
公开(公告)号：CN101499421B
公开(公告)日：2013-01-09
申请号：CN200910001345.8
申请日：2009-01-07
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0603 , H01L29/0661
Abstract: 在台型半导体装置及其制造方法中，提升耐电压并降低漏电流。于半导体基板(1)的表面形成N-型半导体层(2)，于N-型半导体层(2)的上层形成P型半导体层(3)。接着，从P型半导体层(3)的表面蚀刻PN接合部JC、N-型半导体层(2)、达至半导体基板(1)的厚度方向的中途，而形成越接近半导体基板(1)其宽度越大的台沟(8)。接着，由湿蚀刻去除因前述蚀刻所产生的台沟(8)内壁的损伤层，且在接近P型半导体层(3)的表面的区域中以越接近P型半导体层(3)的表面其宽度越大的方式来加工台沟(8)。之后，切割由半导体基板(1)以及层叠于半导体基板(1)的各层所构成的层叠体。
-
公开(公告)号：CN101471258B
公开(公告)日：2012-11-07
申请号：CN200810183347.9
申请日：2008-12-02
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L21/304 , H01L21/02 , H01L29/861 , H01L29/06
CPC classification number: H01L29/8613 , H01L29/6609
Abstract: 在台型半导体器件及其制造方法中，谋求提升良率及生产性。于半导体衬底(10)的表面形成N-型半导体层(11)，于该N-型半导体层(11)的上层形成P型半导体层(12)。于P型半导体层(12)上复形成与P型半导体层(12)连接的阳极电极(14)，以包围阳极电极(14)的方式，从P型半导体层(12)的表面形成比N-型半导体层(11)还深的台沟(16)。之后，形成从台沟(16)内延伸至台沟(16)外侧的P型半导体层(12)上的第二绝缘膜(17)。第二绝缘膜(17)是由聚酰亚胺系的树脂等有机绝缘物所构成。之后，沿着划痕(DL1)切割由半导体衬底(10)以及层叠于半导体衬底(10)的各层所构成的层叠体。
-
Patent Agency Ranking
公开(公告)号：CN101465382B
公开(公告)日：2010-12-22
申请号：CN200810183342.6
申请日：2008-12-02
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L29/861 , H01L23/00 , H01L21/329 , H01L21/02
CPC classification number: H01L29/8613 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的课题为，在台型半导体装置及其制造方法中，既压低制造成本，且防止台型半导体装置的污染及物理性损害。于半导体基板(10)的表面形成N-型半导体层(11)，于该N-型半导体层(11)的上层形成P型半导体层(12)。于P型半导体层(12)上再形成与P型半导体层(12)连接的阳极电极(14)，并以包围阳极电极(14)的方式，从P型半导体层(12)的表面形成比N-型半导体层(11)还深的台沟(26)。之后，形成从台沟(26)内延伸至阳极电极(14)端部上的第二绝缘膜(27)。第二绝缘膜(27)是由聚酰亚胺系的树脂等有机绝缘物所构成。之后，沿着划痕DL切割由半导体基板(10)以及层叠于半导体基板(10)的各层所构成的层叠体。
-
公开(公告)号：CN101604632A
公开(公告)日：2009-12-16
申请号：CN200910140668.5
申请日：2009-06-12
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L21/31 , H01L21/306 , H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0649 , H01L29/6609
Abstract: 本发明的目的在于确立高耐压、高可靠度的台型半导体装置及其制造方法的确立，以解决因位于PN接合部PNJC处的台沟内壁的第2绝缘膜的厚度较薄而产生耐压劣化与漏电流的问题。本发明的装置及方法，是对以干蚀刻形成的台沟，再以氟酸、硝酸系等蚀刻剂对该台沟的侧壁进行湿蚀刻，由此在台沟的上部形成由突出于台沟的第1绝缘膜所构成的檐部。且利用涂布法或印刷法将绝缘膜形成于台沟内、以及以台沟为中心以形成为比檐部区域还宽广的方式将绝缘膜形成于第1绝缘膜上，而该檐部成为阻止因之后的热处理而流动性变高的绝缘膜流往台沟的底部的障壁。故能以足够厚度的绝缘膜被覆位于PN接合部PNJC处的台沟侧壁，而达耐压的确保及漏电流的降低等目的。
-
公开(公告)号：CN101499421A
公开(公告)日：2009-08-05
申请号：CN200910001345.8
申请日：2009-01-07
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0603 , H01L29/0661
Abstract: 在台型半导体装置及其制造方法中，提升耐电压并降低漏电流。于半导体基板(1)的表面形成N－型半导体层(2)，于N－型半导体层(2)的上层形成P型半导体层(3)。接着，从P型半导体层(3)的表面蚀刻PN接合部JC、N－型半导体层(2)、达至半导体基板(1)的厚度方向的中途，而形成越接近半导体基板(1)其宽度越大的台沟(8)。接着，由湿蚀刻去除因前述蚀刻所产生的台沟(8)内壁的损伤层，且在接近P型半导体层(3)的表面的区域中以越接近P型半导体层(3)的表面其宽度越大的方式来加工台沟(8)。之后，切割由半导体基板(1)以及层叠于半导体基板(1)的各层所构成的层叠体。
-
公开(公告)号：CN101471258A
公开(公告)日：2009-07-01
申请号：CN200810183347.9
申请日：2008-12-02
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L21/304 , H01L21/02 , H01L29/861 , H01L29/06
CPC classification number: H01L29/8613 , H01L29/6609
Abstract: 在台型半导体装置及其制造方法中，谋求提升良率及生产性。于半导体基板(10)的表面形成N－型半导体层(11)，于该N－型半导体层(11)的上层形成P型半导体层(12)。于P型半导体层(12)上复形成与P型半导体层(12)连接的阳极电极(14)，以包围阳极电极(14)的方式，从P型半导体层(12)的表面形成比N－型半导体层(11)还深的台沟(16)。之后，形成从台沟(16)内延伸至台沟(16)外侧的P型半导体层(12)上的第二绝缘膜(17)。第二绝缘膜(17)是由聚酰亚胺系的树脂等有机绝缘物所构成。之后，沿着划痕(DL1)切割由半导体基板(10)以及层叠于半导体基板(10)的各层所构成的层叠体。
-
公开(公告)号：CN101465382A
公开(公告)日：2009-06-24
申请号：CN200810183342.6
申请日：2008-12-02
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L29/861 , H01L23/00 , H01L21/329 , H01L21/02
CPC classification number: H01L29/8613 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的课题为，在台型半导体装置及其制造方法中，既压低制造成本，且防止台型半导体装置的污染及物理性损害。于半导体基板(10)的表面形成N－型半导体层(11)，于该N－型半导体层(11)的上层形成P型半导体层(12)。于P型半导体层(12)上再形成与P型半导体层(12)连接的阳极电极(14)，并以包围阳极电极(14)的方式，从P型半导体层(12)的表面形成比N－型半导体层(11)还深的台沟(26)。之后，形成从台沟(26)内延伸至阳极电极(14)端部上的第二绝缘膜(27)。第二绝缘膜(27)是由聚酰亚胺系的树脂等有机绝缘物所构成。之后，沿着划痕DL切割由半导体基板(10)以及层叠于半导体基板(10)的各层所构成的层叠体。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
