包括布线接触插塞的半导体存储器装置

    公开(公告)号:CN114446962A

    公开(公告)日:2022-05-06

    申请号:CN202111283513.4

    申请日:2021-11-01

    Abstract: 一种半导体存储器装置,包括:衬底,其包括单元区域和外围区域;多个电容器,其包括布置在单元区域中的多个下电极、覆盖多个下电极的多个电容器介电层和位于多个电容器介电层上的上电极;蚀刻停止层,其覆盖上电极;填充绝缘层,其覆盖蚀刻停止层,并且布置在单元区域和外围区域中;多条布线,其位于填充绝缘层上;以及第一布线接触插塞,其将多条布线中的至少一条电连接到上电极。上电极包括第一上电极层和第二上电极层,第一上电极层覆盖多个电容器介电层并且包括半导体材料,第二上电极层覆盖第一上电极层并且包括金属材料。

    半导体器件
    6.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115223991A

    公开(公告)日:2022-10-21

    申请号:CN202111492723.4

    申请日:2021-12-08

    Abstract: 一种半导体器件包括:下结构,所述下结构包括衬底和位于所述衬底上的单元结构;以及多个互连层,所述多个互连层在与所述衬底的顶表面垂直延伸的第一方向上堆叠在所述下结构上。所述多个互连层中的最上面的互连层包括最上面的导电线。每条所述最上面的导电线包括在所述第一方向上顺序堆叠的下金属化合物图案、金属图案、上金属化合物图案和覆盖图案。所述下金属化合物图案、所述金属图案和所述上金属化合物图案包括相同的金属元素。

    包括厚金属层的半导体器件
    8.
    发明公开

    公开(公告)号:CN112599488A

    公开(公告)日:2021-04-02

    申请号:CN202010704750.2

    申请日:2020-07-21

    Abstract: 提供了一种半导体器件,所述半导体器件包括设置在层间绝缘层中并且设置在基底上的多个中间互连件和多个中间插塞。上绝缘层设置在层间绝缘层上。第一上插塞、第一上互连件、第二上插塞和第二上互连件设置在上绝缘层中。所述多个中间互连件中的每个具有第一厚度。第一上互连件具有大于第一厚度的第二厚度。第二上互连件具有大于第一厚度的第三厚度。第三厚度是第一厚度的2倍至100倍。第二上互连件包括与第二上插塞的材料不同的材料。

Patent Agency Ranking