-
公开(公告)号：CN110391288B
公开(公告)日：2024-04-05
申请号：CN201910265144.2
申请日：2019-04-03
Applicant: 三星电子株式会社
Inventor： J.A.基特尔 , B.J.奥布拉多维克 , R.M.哈彻 , T.拉克什特
IPC: H01L29/06 , H01L29/423 , H01L21/336
Abstract: 提供了一种半导体器件和制造半导体器件的方法。所述半导体器件包括沟道、栅极以及在沟道和栅极之间的多层栅极绝缘体结构。所述多层栅极绝缘体结构包括至少一个铁电层和至少一个介电层。所述至少一个铁电层和所述至少一个介电层共享至少一个界面并具有强极化耦合。
-
公开(公告)号：CN111640459A
公开(公告)日：2020-09-08
申请号：CN202010127110.X
申请日：2020-02-28
Applicant: 三星电子株式会社
Abstract: 一种非易失性数据保持电路包括：互补锁存器，被配置为当处于写入模式时，生成并存储对应于输入信号的互补非易失性自旋状态，并且当处于读取模式时，同时生成对应于互补非易失性自旋状态的第一充电电流信号和第二充电电流信号；以及差分放大器，耦合到互补锁存器，并被配置为基于第一充电电流信号和第二充电电流信号来生成输出信号。
-
公开(公告)号：CN109817568B
公开(公告)日：2024-01-23
申请号：CN201811182488.9
申请日：2018-10-11
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/532
Abstract: 本发明涉及一种用于集成电路的互连及其制造方法，该方法包括：形成包括至少一个线的互连布局，所述至少一个线包括非扩散材料；在线上形成扩散阻挡层；形成开口，该开口完全延伸穿过扩散阻挡层并暴露线的一部分；在扩散阻挡层上沉积扩散层，使得扩散层的一部分接触线的所述部分；以及使扩散层热反应以形成金属性互连。使扩散层热反应将扩散层的材料化学地扩散到所述至少一个线中，并导致至少一个晶粒沿着所述至少一个线的长度从至少一个成核位置生长，所述至少一个成核位置被限定在扩散层的所述部分与线的所述部分之间的界面处。
-
公开(公告)号：CN110391288A
公开(公告)日：2019-10-29
申请号：CN201910265144.2
申请日：2019-04-03
Applicant: 三星电子株式会社
Inventor： J.A.基特尔 , B.J.奥布拉多维克 , R.M.哈彻 , T.拉克什特
IPC: H01L29/06 , H01L29/423 , H01L21/336
Abstract: 提供了一种半导体器件和制造半导体器件的方法。所述半导体器件包括沟道、栅极以及在沟道和栅极之间的多层栅极绝缘体结构。所述多层栅极绝缘体结构包括至少一个铁电层和至少一个介电层。所述至少一个铁电层和所述至少一个介电层共享至少一个界面并具有强极化耦合。
-
公开(公告)号：CN104347714A
公开(公告)日：2015-02-11
申请号：CN201410369450.8
申请日：2014-07-30
Applicant: 三星电子株式会社
Inventor： B.J.奥布拉多维克 , M.S.罗德 , J.A.基特尔 , R.C.鲍恩 , R.M.哈彻
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/41791 , H01L29/785
Abstract: 一种鳍型场效应晶体管(finFET)装置可以包括具有最佳深度的源/漏极接触凹陷，超过该最佳深度则在通过增大的深度提供的凹陷中的源/漏极接触的水平部分的扩展电阻值增加的减小量可以小于由于在增大的深度下源/漏极接触的垂直部分增大导致的总电阻增加的增大量。
-
Patent Agency Ranking
公开(公告)号：CN110391239B
公开(公告)日：2023-11-28
申请号：CN201910170977.0
申请日：2019-03-07
Applicant: 三星电子株式会社
Inventor： T.拉克什特 , B.J.奥布拉多维克 , J.A.基特尔 , R.M.哈彻
Abstract: 描述了一种存储器单元和利用该存储器单元的方法。存储器单元包括至少一个铁电晶体管(FE晶体管)和与FE晶体管耦合的至少一个选择晶体管。FE晶体管包括用于存储数据的铁电电容器和晶体管。铁电电容器包括(多个)铁电材料。在一些方面，存储器单元由FE晶体管和选择晶体管组成。在一些方面，FE晶体管的晶体管包括源极、漏极和与铁电电容器耦合的栅极。在这方面，选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极。在这方面，存储器单元的编程端口是选择晶体管源极或选择晶体管漏极。选择晶体管源极和漏极中的另一个耦合到铁电电容器。
-
公开(公告)号：CN109284816A
公开(公告)日：2019-01-29
申请号：CN201810808895.X
申请日：2018-07-20
Applicant: 三星电子株式会社
Inventor： R.M.哈彻 , B.J.奥布拉多维克 , J.A.基特尔 , T.雷克希特
Abstract: 一种用于通过编程在神经网络中提供可变精度的神经形态学结构。逻辑突触前神经元形成为物理突触前人工神经元的可配置集合，逻辑突触后神经元形成为物理突触后人工神经元的可配置集合，并且逻辑突触前神经元通过逻辑突触连接至逻辑突触后神经元，每个逻辑突触包括物理人工突触的集合。逻辑突触的权重的精度可以通过改变每个逻辑突触前神经元中的物理突触前人工神经元的数量和/或通过改变每个逻辑突触后神经元中的物理突触后人工神经元的数量而被改变。
-
公开(公告)号：CN110391239A
公开(公告)日：2019-10-29
申请号：CN201910170977.0
申请日：2019-03-07
Applicant: 三星电子株式会社
Inventor： T.拉克什特 , B.J.奥布拉多维克 , J.A.基特尔 , R.M.哈彻
IPC: H01L27/11507 , G11C11/22
Abstract: 描述了一种存储器单元和利用该存储器单元的方法。存储器单元包括至少一个铁电晶体管(FE晶体管)和与FE晶体管耦合的至少一个选择晶体管。FE晶体管包括用于存储数据的铁电电容器和晶体管。铁电电容器包括(多个)铁电材料。在一些方面，存储器单元由FE晶体管和选择晶体管组成。在一些方面，FE晶体管的晶体管包括源极、漏极和与铁电电容器耦合的栅极。在这方面，选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极。在这方面，存储器单元的编程端口是选择晶体管源极或选择晶体管漏极。选择晶体管源极和漏极中的另一个耦合到铁电电容器。
-
公开(公告)号：CN109817568A
公开(公告)日：2019-05-28
申请号：CN201811182488.9
申请日：2018-10-11
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/532
Abstract: 本发明涉及一种用于集成电路的互连及其制造方法，该方法包括：形成包括至少一个线的互连布局，所述至少一个线包括非扩散材料；在线上形成扩散阻挡层；形成开口，该开口完全延伸穿过扩散阻挡层并暴露线的一部分；在扩散阻挡层上沉积扩散层，使得扩散层的一部分接触线的所述部分；以及使扩散层热反应以形成金属性互连。使扩散层热反应将扩散层的材料化学地扩散到所述至少一个线中，并导致至少一个晶粒沿着所述至少一个线的长度从至少一个成核位置生长，所述至少一个成核位置被限定在扩散层的所述部分与线的所述部分之间的界面处。
-
公开(公告)号：CN104347714B
公开(公告)日：2019-03-01
申请号：CN201410369450.8
申请日：2014-07-30
Applicant: 三星电子株式会社
Inventor： B.J.奥布拉多维克 , M.S.罗德 , J.A.基特尔 , R.C.鲍恩 , R.M.哈彻
IPC: H01L29/78 , H01L21/336
Abstract: 一种鳍型场效应晶体管(finFET)装置可以包括具有最佳深度的源/漏极接触凹陷，超过该最佳深度则在通过增大的深度提供的凹陷中的源/漏极接触的水平部分的扩展电阻值增加的减小量可以小于由于在增大的深度下源/漏极接触的垂直部分增大导致的总电阻增加的增大量。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.018 seconds)
